一种屏蔽SET脉冲信号的反相器链电路、模块.docxVIP

一种屏蔽SET脉冲信号的反相器链电路、模块

1技术背景

空间辐射环境中，高能粒子轰击CMOS电路敏感节点，产生单粒子瞬态SET脉冲（软错误），普通反相器链会把SET毛刺向后传播，造成后级逻辑出错；传统加固方案（源隔离2P?1N、双输出反相器链）仅能屏蔽单向电压跳变，负向跳变依然会输出错误结果。

本电路简称RHIC反相器链，可以屏蔽正向、负向双向SET电压跳变脉冲，内部任意节点受粒子轰击，输出依然维持正确逻辑电平，用于宇航抗辐射数字集成电路。

2电路整体架构

由三级加固反相器单元级联：反相器单元一→反相器单元二→反相器单元三

单元一输出：o1；单元二输出：o2；单元三最终输出：o3

每一级单元：5只PMOS+5只NMOS，整链合计30只MOS管；工艺示例：栅长140?nm，栅宽65?nm

核心手段：PMOS堆叠源隔离技术+交叉内部节点控制，不是简单复制冗余，内部f1?f12为中间敏感节点。

2.1反相器单元一（输入in，输出o1）

P1?P5（PMOS），N1?N5（NMOS）；全部MOS栅极受输入in直接控制

P1源极VDD，漏极接P2源极，节点f1；P2漏极接P3源极，节点f2；P3漏极=输出o1

P4、P5源极接VDD；P4漏极接N4漏极；P5漏极接N5漏极，节点f