Chiplet架构在千亿级参数大模型推理芯片中的成本效益与设计优化.docxVIP

PAGE2

Chiplet架构在千亿级参数大模型推理芯片中的成本效益与设计优化

摘要

本报告聚焦AI与高性能计算领域，系统研究Chiplet架构在千亿级参数大模型推理芯片中的应用，重点分析其相较于传统单芯片SoC方案的成本效益与设计优化路径。研究范围涵盖产业链上游的芯片设计、制造与封装环节，以及下游的云端推理与边缘推理应用场景，时间跨度覆盖2020年至2030年的技术演进与市场发展。

核心发现表明，随着大模型参数规模突破千亿乃至万亿级别，单芯片SoC方案在良率、成本与设计灵活性上遭遇系统性瓶颈。以台积电5nm工艺为例，当芯片面积超过600mm2时，单片良率可能降至50%以下，导致单颗有效