加州EECS240课程CMOS电路设计作业二.pdfVIP

加利福尼亚大学

与计算机科学系

E.

阿龙作业#2

交稿日期：2008年2月21EECS

240

日星期四

除非另有说明，在所有作业和项目中均使用EECS240

0.18微米CMOS工艺。在此作业中，

您可以仅使型（tt）器件参数。

1.

设计一个NMOS共源极级联驱动5皮法负载，并具有250兆赫的单位增益带宽。选择足

够长的L以在输出电压介于0.4伏和1.5伏之间时实现至少40的开环增益，并最小化电路的

功耗。确定器件宽度和偏置电流，并通过SPICE验证增益和带宽。此外，绘制小信号增益

adV/dV作为输出直流电平的函数。

v0oi

2.

将一个10/0.18

NMOS晶体管在共源配置下从1Hz到1GHz的输入参考闪烁噪声积分到R=0中。结果以均

s

伏特表示。使用V*=200毫伏和g

m=10