高性能浮点信号处理器架构与多通道DMA技术.pdfVIP

ADSP-21060/ADSP-21060L

概述

面向通信、图形与成像应用的高性能信号处理器

超级架构：四条独立总线支持双数据获取、指令获取及非侵入式I/O

32位IEEE浮点计算单元——乘法器、ALU和移位器

双端口片上SRAM及集成I/O外设——完整的片上系统方案

集成多处理功能

关键特性

40

MIPS，25纳秒指令吞吐速率，单周期指令执行

峰值运算性能120

MFLOPS，可持续运算性能80

MFLOPS

双数据地址发生器支持模态运算在位复用收发时序优化的寻址方式

零开销循环的高效程序序列控制：单周期循环建立

符合IEEE

JTAG1149.1的测试端口及片上仿真功能

240引脚热增强型PQFP封装

支持32位单精度与40位扩展精度IEEE浮点数据格式，或32位定点数据格式

并行计算能力

单周期内并行执行乘法与ALU运算，同时完成双器读写及指令取指

支持乘加/乘减运算，加速FFT蝶形计算

4

Mbit

片上

SRAM

双端口设计，支持处理器与

DMA

独立

片外器接口

可寻址4吉字

ADSP-21060/ADSP-21060L

SUMMARY

HighPerformanceSignalProcessor