低缺陷密度碳化硅衬底制备工艺进展及其对器件性能提升的贡献研究.docxVIP

PAGE2

低缺陷密度碳化硅衬底制备工艺进展及其对器件性能提升的贡献研究

摘要

本报告聚焦碳化硅（SiC）功率器件产业链上游的关键环节——SiC衬底材料，系统研究其缺陷控制技术的演进路径及其对下游器件性能的定量改善。研究范围覆盖4H-SiC衬底的主流制备工艺，深度剖析微管（Micropipe）、贯穿螺型位错（TSD）、贯穿刃型位错（TED）及基平面位错（BPD）等核心缺陷的降维技术。报告核心发现表明，通过PVT法热场优化、溶液法生长及高温退火等工艺迭代，全球主流厂商已将6英寸衬底微管密度（MPD）降至0.1cm?2以下，位错密度（EPD）逼近103cm?2量级，正向“零微管”目标迈进。关键结论是，缺陷密度每降低一个数量级，SiCMOSFET的沟道迁移率提升约20%-30%，反向击穿电压稳定性显著增强，电流崩塌效应得到有效抑制。报告进一步量化了缺陷密度从10?cm?2降至103cm?2时，对应1200V/15mΩ器件的导通电阻（Rds(on)）可降低10%-15%，直接推动功率模块在电动汽车主驱逆变器中的能效提升。全文从产业概况、政策环境、市场供需、竞争格局、技术需求及未来趋势六大维度，递进式展开分析，最终落脚于投资机会与战略建议，为行业参与者提供基于缺陷工程视角的决策参考。

第一章行业概况与研究框架

1.1行业定义与分类

本报告所指的碳化硅（SiC）衬底，特指通