数字IC实验：基于DVEVerilog FIFO空标志位调试指南.pdfVIP

指南｜end▁of▁

sentence｜

•你拿到了这个设计，知其中有一个bug，需要修复它。一如既往。｜end▁of▁sentence｜

•这是一个用Verilog编写的FIFO，并带有Verilog测试平台。测试平台通过检查器检测错误。

｜end▁of▁sentence｜

•它会在失败时打印输出并终止模拟，使用

DVE

进行调试。｜end▁of▁sentence｜

•FIFO

使用计数来确定

FIFO

中有多少条目，并判断是否为空或已满。有一个头指针和尾指针，

分别指示写入和的位置。｜end▁of▁sentence｜

•如果您迷路了，需要回到起点，原始的

.v

和

.f

文件是｜end▁of▁sentence｜n

./start_over

目录。将它们到

.，然后返回到

COMPILE

AND

RUN

步骤。（可以使用

清理）｜end▁of▁sentence｜

FIFO

要求｜end▁of▁sentence｜

测试平台有自己的计数器

count_checker，用于确定

FIFO

中有多少条目，并判断是否为空或已