EDA技术试卷及答案.docxVIP

EDA技术试卷及答案

考试时间：______分钟总分：______分姓名：______

选择题（每题2分，共20分）

1.EDA设计流程的正确顺序是（）。

A.设计输入→综合→仿真→布局布线→下载测试

B.仿真→设计输入→综合→布局布线→下载测试

C.设计输入→仿真→综合→布局布线→下载测试

D.布局布线→设计输入→综合→仿真→下载测试

2.下列关于FPGA器件的说法，正确的是（）。

A.FPGA是基于“与-或”阵列的PLD器件

B.FPGA的配置掉电后丢失，需上电配置

C.CPLD的查找表（LUT）规模大于FPGA

D.FPGA适合实现复杂的时序逻辑电路

3.VHDL设计中，用于描述实体外部接口的语句是（）。

A.entity

B.architecture

C.process

D.signal

4.在QuartusII中，完成设计输入后，需通过（）操作将HDL代码转换为门级网表。

A.仿真

B.综合

C.布局布线

D.下载测试

5.Verilog中，always块的触发条件可以是（）。

A.信号电平变化

B.时