数字电路HDL门级仿真与传播延迟分析实验.pdf

数字电路HDL门级仿真与传播延迟分析实验.pdf

HDL例题

byWZ例3‑3

1模块Simple_Circuit_prop_delay

(A,

B,

C,

D,

E);2输出D,

E;3

输入A,

B,

C;4线性连接w1;5与门G1

(w1,

A,

B)

#

(30);6非门G2

(E,

C)

#

(10);7或门G3

(D,

w1,

E)

#

(20);8结束模块

1

module

t_Simple_Circuit_prop_delay;

2

wire

D,

E;

3

reg

A,

B,

C;

4

Si

mple_Ci

文档评论(0)

1亿VIP精品文档

相关文档