SDRAM并行时序理想模型与调试技巧.pdfVIP

FILE17：实例III—外部时序③

说完串行时序，总觉有些食味不足，接下来再说说并行时序又如何呢？一般上，在外的

并行时序都不适合长距离的旅行，尤其是有时钟源的并行时序，因为信号之间非常讲究

同步性与对齐性，距离过长会使它们崩坏。正是如此，这类时序的高速传输都发生在近

距离。AX301板子上面恰好有一只硬件正在扮演这种角色，它就是经典的SDRAM，决

定就是你了！

图17.1上的同步性。

首先，让我们来理解一下同步性的概念。如图17.1所示，假设有两辆汽车在启程之前，

保持相同的时速却有不同的起始位置，即时它们经过100公里的距离以后，它们一样保

持启程之前的位置，这就是上的同步性。

图17.2时序上的同步性。

如图17.2所示，时序上也有相似的现象，例如数据0与数据1在T0之际只有一个时钟

差的距离，可是在40Mhz时钟源的带领下，即使时间已经经过T100，它们之间依然保

持同样的距离。相反的，假设时钟A的信号A，侵入另一条时钟B的行列之

中。从时钟B的视角去看，数据A就是外来者，外部信号