数字电路设计与逻辑优化笔试题目集.pdfVIP

20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，

使得输出依赖于关键路径。(未知)21、逻辑方面数字电路的卡诺图化简，时序（同步异步

差异），触发器有几种（区别，优点），全加器等等。(未知)22、卡诺图写出逻辑表达使。

(威盛VIA

2003.11.06

笔试试题)

23、化简

F(A,B,C,D)=

m(1,3,4,5,10,11,12,13,14,15)的和。(威盛)

卡诺图化简:一般是四输入，记住

00

01

11

10

顺序，0

15

14

8

9

11

1024、please

show

the

CMOS

inverter

schmatic,layout

and

its

cross

sectionwith

P‑well

process.Plot

its

transfer

curve

(Vout‑Vin)

And

also

exin

theoperation

region

of

PMOS

and

NMOS

for

each

segment

of

the

transfer

curve？(威盛笔试题

circuit

design‑beijing‑03.11.09)

25、

To

design

a

CMOS

invertor

with

balance

rise

and

f