集成电路EDA 课件5 第5章-RTL语言与工具-DC.pptx

;;;;0introduction;基本概念;什么是逻辑综合？;什么是逻辑综合;逻辑综合是使用软件的方法来实现硬件，将门级电路的实现与优化工作留给逻辑综合工具的一种设计方法。

它根据一个系统逻辑功能与性能的要求，在一个包含众多限制条件下，将行为级描述转化为指定的技术库中单元电路连接的方法。

综合后的门级网表也是.v构成的Verilog代码，但是里面并没有的always或者assign这种语句，而是将标准单元(StandardCell)实例化并进行连接。;如编写的RTL-level代码为：

assignout=(ab|c);

综合产生的Gate-level代码为：