数字电路与逻辑设计实验-教学大纲.docx

“数字电路与逻辑设计实验”教学大纲

01课程基本信息

授课对象：电子信息类本科生

学分/学时：1学分/32学时

课程类别：学科必修课/专业必修课

先修课程：电路分析、模拟电子电路

02课程介绍

“数字电路与逻辑设计实验”是电子信息类专业本科生重要的专业基础课“数字电路与逻辑设计”相配套的实验课。本课程主要利用EDA工具，使用硬件描述语言在可编程逻辑器件开发平台上进行基本组合电路模块、基本时序电路模块、复杂数字模块和复杂数字系统的设计和验证。

03课程目标

知识目标：通过本课程的学习，掌握EDA工具的设计流程，掌握硬件描述语言Verilog，能够使用Verilog准确描述数字电路模块。

能