集成电路版图设计：项目6验证版图与原理图的一致性PPT教学课件.pptx

授课教师：xxx《集成电路版图设计》

绪论初识集成电路版图设计搭建集成电路设计环境原理图设计与电路前仿真设计初级集成电路版图

验证版图设计规则验证版图与原理图的一致性版图寄生参数提取与电路后仿真设计复杂集成电路版图

项目六验证版图与原理图的一致性

项目导读集成电路版图与原理图的一致性检查是在?DRC?完成之后进行的又一重要验证环节。通过?LVS，设计人员可从版图中提取网表并将其与原理图网表进行比对，确认两者元器件的类型、数量、尺寸及电气连接关系等是否完全一致，从而确保版图设计的准确性。本项目主要介绍?LVS?的流程、LVS?工具的设置方法、LVS?的运行方法、LVS?结果的查看方法和常见LVS