三态总线驱动与缓冲存储芯片技术手册.pdfVIP

三态输出驱动总线或缓冲器地址寄存器

PNP输入降低直流

负载

输入滞后提升噪声容限

description这些八进制缓冲器和线路驱动

这些八进制缓冲器和线路驱动器专为提高三态器地址驱动器、时钟驱动器以及面向总线的

接收器和器的性能与密度而设计。设计人员可选择反相与非反相输出、对称的低电平有效输出

控制(G)输入以及互补输出控制(G和G)输入的特定组合。这些器件具有高扇出能力、改进的扇入特

性以及400mV噪声裕度。SN74LS和SN74S器件可驱动阻抗低至133Ω的终端线路。

†

2G

用于

’LS241

和

’S241

或

$2

\overline

{

{

\mathsf

{

G

}

}

}$

用于所有其他驱动器。

3-StateOutputsDriveBusLinesorBufferMemoryAddressRegisters

PNPInputsReduceDCLoading

HysteresisatInputsImprovesNoiseMargins

description

Theseoctalbuffersandlinedriversaredesignedspecificallytoimproveboththeperforman