SystemVerilog面试核心问题精要.pdfVIP

（Qi1）什么是回调？

（Qi2）什么是工厂模式？

（Qi3）解释数据类型logic、reg和wire之间的区别。（Qi4）时钟块的

必要性是什么？

（Qi5）使用SystemVerilog如何避免测试平台与RTL之间的竞争条件？

（Qi6）解释SystemVerilog中的区域。（Qi7）SystemVerilog中

有哪些类型的覆盖率？（Qi8）什么是OOPS？（Qi9）什么是继承和多态？

（Qi10）虚拟接口的必要性是什么？（Qi11）解释虚拟任务和方法。（

Qi12）抽象类的作用是什么？（Qi13）mailbox和queue有什么区别？

（Qi14）构建得分板时使用了哪些数据结构？（Qi15）链表相比队列有哪

些优势？（Qi16）在SystemVerilog中如何避免并行case和全case的问

题？（Qi17）纯函数和普通函数有什么区别？

n?

(Qi18)$random和$urandom有什么区别？(Qi19)什么是作用域随机化？

(Qi20)列举预定义的随机化方法。(Qi21)always_combo和

always@(*)c有什么区别？(