vivo数字IC设计暑期实习备考题库.docxVIP

vivo数字IC设计暑期实习备考题库

考试时间：______分钟总分：______分姓名：______

一、选择题（每题只有一个正确选项，请将正确选项的大写字母填写在题干后的括号内。每题2分，共30分）

1.下列哪个逻辑门是唯一一个在输入全为0或全为1时输出为1的？（）

A.与门(AND)

B.或门(OR)

C.非门(NOT)

D.异或门(XOR)

2.在Verilog中，用于表示无符号整数的类型是？（）

A.reg

B.wire

C.integer

D.real

3.描述一个同步时序逻辑电路状态转换条件的语句通常是？（）

A.always@(posedgeclk)

B.always@(*)begin

C.initialbegin

D.assign

4.RISC-V指令集架构属于？（）

A.CISC(ComplexInstructionSetComputer)

B.RISC(ReducedInstructionSetComputer)

C.VLIW(VeryLongInstructionWord)

D.EPIC(ExplicitlyPar