中国电建FPGA实习笔试题.docxVIP

中国电建FPGA实习笔试题

考试时间：______分钟总分：______分姓名：______

一、选择题（每题2分，共30分）

1.下列哪个逻辑门具有“输入全高则输出低，输入有低则输出高”的逻辑功能？

A.与门(AND)

B.或门(OR)

C.非门(NOT)

D.与非门(NAND)

2.描述组合逻辑电路功能的表达式F=AB+AB属于哪种逻辑功能？

A.与门

B.或门

C.异或门

D.同或门

3.在数字电路中，用于存储一位二进制信息的基本单元是？

A.逻辑门

B.触发器

C.寄存器

D.运算器

4.D触发器的特性方程Q(t+1)=D是指？

A.输出在时钟上升沿跟随D端信号

B.输出在时钟下降沿跟随D端信号

C.输出始终等于D端信号

D.输出保持原状态

5.由多个触发器连接而成，能够按预定顺序改变状态的电路是？

A.组合逻辑电路

B.触发器

C.时序逻辑电路

D.寄存器

6.一个4位二进制计数器，可以计数的最大状态数量是？

A.4

B.8

C.16

D.32

7.在Verilog/VHDL中