中国核工业集团数字IC验证校招备考题库.docxVIP

中国核工业集团数字IC验证校招备考题库

考试时间：______分钟总分：______分姓名：______

一、选择题（每题只有一个正确选项，请将正确选项的首字母填入括号内）

1.下列哪个不是组合逻辑电路的特点？

(A)输出状态仅取决于当前输入状态

(B)具有记忆性，需要使用触发器

(C)输出状态有零输入延迟

(D)常见的例子包括加法器、编码器、多路选择器

2.在Verilog中，用于表示无符号整数的默认数据类型是？

(A)`int`

(B)`shortint`

(C)`byte`

(D)`logic`

3.以下关于`always`块描述错误的是？

(A)可以使用`#delay`表达式来指定时序

(B)当使用`posedgeclk`或`negedgeclk`作为敏感列表时，块内代码会在时钟边沿触发执行一次

(C)敏感列表中的信号发生变化时，块内代码一定会重新执行

(D)可以在同一个`always`块内使用不同的敏感列表

4.SystemVerilog中，用于参数化模块实例的是？

(A)`task`

(B)`module`

(C)`interface`

(D)`generate`块

5.在UVM中