中国移动数字IC设计校招模拟卷.docxVIP

中国移动数字IC设计校招模拟卷

考试时间：______分钟总分：______分姓名：______

一、选择题（每题2分，共30分）

1.下列哪一项不是组合逻辑电路的特点？

A.输出仅取决于当前输入状态

B.具有记忆功能

C.无反馈回路

D.运算结果会随时间变化

2.一个4位二进制加法器，其输出端需要产生的进位信号数量是？

A.4个

B.5个

C.8个

D.16个

3.在JK触发器中，当J=1，K=0，且时钟信号CLK为高电平时，触发器的次态Q将？

A.保持原态

B.翻转至与D输入相同的状态

C.翻转至与Q输入相同的状态

D.置为1

4.以下哪种逻辑运算符在Verilog中用于表示“或”操作？

A.

B.||

C.XOR

D.NAND

5.在CMOS电路中，静态功耗主要来源于？

A.晶体管的导通电阻

B.晶体管的开关动作

C.电路的布线寄生电容

D.电源与地之间的漏电流

6.时序电路中的“建立时间（SetupTime）”是指？

A.输入信号在时钟上升沿前必须保持稳定的最短时间

B.输入信号在时钟上升沿后必须保持稳定的最短时间