明德扬fpga笔试题及答案.docxVIP

明德扬fpga笔试题及答案

一、单项选择题（共10题，每题5分，共50分）

1.在VerilogHDL中，下列关于阻塞赋值（=）和非阻塞赋值（=）的描述，正确的是

A.阻塞赋值可以用于时序逻辑，非阻塞赋值只能用于组合逻辑

B.阻塞赋值在同一always块中按顺序执行，非阻塞赋值是并行执行的

C.阻塞赋值用于描述组合逻辑，非阻塞赋值用于描述时序逻辑

D.阻塞赋值和非阻塞赋值在功能上完全相同，只是写法不同

2.FPGA中的查找表（LUT）的主要功能是

A.存储程序代码

B.存储配置数据

C.实现逻辑运算功能

D.存储时钟信号

3.在FPGA时序分析中，建立时间是指

A.数据在时钟沿到来之前必须保持稳定的最短时间

B.数据在时钟沿到来之后必须保持稳定的最短时间

C.时钟信号从输入到输出的延迟时间

D.数据从输入到输出的传播延迟时间

4.下列关于异步复位和同步复位的说法，错误的是

A.异步复位信号不受时钟控制，复位速度快

B.同步复位电路设计相对简单，且能保证复位信号的有效性

C.异步复位容易产生亚稳态

D.同步复位在复位释放时容易产生毛刺

5.在Verilog中，三态门（Tri-statebuffer）通常用于

A.提高电路的驱动能力

B.实现多路数据在总线上的分时复用

C.增加电路的时钟频率

D.实现逻辑运算

6.下列哪种逻辑电路