锁相环与时钟数据恢复技术.pdfVIP

  • 1
  • 0
  • 约6.98千字
  • 约 6页
  • 2026-11-06 发布于北京
  • 举报

线性模型(续)

EECS240

–

春季2010

第24讲:PLL和CDR概述

Elad

Alon

电子

工程与计算机科学系

EECS240第24讲4

时钟生成稳定性和环路带宽

÷N

•典型的(低成本)晶体500MHz时钟

•5Gb/s链路在哪里可以得到一个5GHz的时钟?

•锁相环:倍频,对齐相位

•同时保持低抖动和低功耗

EECS240第24讲2EECS240第24讲5

PLL:线性模型

文档评论(0)

1亿VIP精品文档

相关文档