四路锁存器技术规格与电气特性说明.pdfVIP

1986年8月

2000年3月修订

DM74LS75

四路锁存器

概述

这些锁存器非常适合用作处理单元与输入/输出或指示单元

之间的二进制信息临时。当使能端为高电平时，数据

（D）输入端的信息将传输至Q输出端，且只要使能端保持

高电平，Q输出端将跟随数据输入。当使能端转为低电平时，

转换发生时数据输入端的信息将被保留在Q输出端，直至使

能端再次转为高电平。

这些锁存器来自4位锁存器的互补Q和Q输出，并采用16引

脚封装。

订购代码：

订单编号

封装编号封装描述

DM74LS75MM16A16引脚小外形集成电路（SOIC），JEDEC

MS‑012，0.150窄体

DM74LS75NN16E16引脚塑料双列直插封装（PDIP），符合JEDEC

MS‑001，宽度0.300英寸