DE2开发板SDRAMVerilog设计实现.pdfVIP

使用阿尔特拉

DE2开发板的

SDRAM内存与Verilog设计

本将解释如何通过使用阿尔特拉SOPC

Builder实现的Nios

II系统，来使用阿

尔特拉DE2开发与教育板上的SDRAM。本讨论基于读者拥有DE2开发板并熟

悉《使用Verilog设计的阿尔特拉SOPC

Builder》内容的假设。

中的屏幕截图是使用Quartus

II

7.1版本获得的；如果使用其他软件版本，

部分图像可能会略有不同。

内容：

示例Nios

II系统

SDRAM接口

使用SOPC

Builder生成Nios

II系统

将Nios

II系统集成到Quartus

II项目中

使用锁相环

《使用Verilog设计的Altera

SOPC

Builder介绍》说明了如何在简单

Nios

II系统中使用Cyclone

II

FPGA内的器。对于实际应用需要更大的存

储器。Altera

DE2板包含一个可8M字节数据的SDRAM。该器组织

为1M×16位×4个体。SDRAM需要精确的时序控制。为了SDRA

M，SOPC

Builder实现了SDRAM控制器电路。该电路生成处理SDRAM

所需的信号。

1

示