某半导体公司数字IC验证社招真题及答案.docxVIP

某半导体公司数字IC验证社招真题及答案

考试时间：______分钟总分：______分姓名：______

一、选择题（每题2分，共20分）

1.下列哪种逻辑门是“与或非”门的一种特例？

A.与门

B.或门

C.非门

D.异或门

2.描述一个电路的输出仅取决于当前输入状态的逻辑电路是？

A.组合逻辑电路

B.时序逻辑电路

C.既可以是组合逻辑电路也可以是时序逻辑电路

D.无法确定

3.在SystemVerilog中，用于声明一个可综合的模块的关键词是？

A.module

B.class

C.interface

D.task

4.下列哪种验证方法最适合验证设计的时序属性？

A.模拟验证

B.形式验证

C.动态随机测试

D.断言

5.以下哪个选项是SystemVerilog中常用的随机化约束语法？

A.`covergroup{inta;ainside{1,2,3};}`

B.`classMyClass;randbita;endclass`

C.`ainside{1,2,3};`

D.`a=rand;`

6.下列哪种覆盖率指标用于衡