IEC 63011-1：2018 集成电路.三维集成电路.第1部分术语标准立项发展报告.docxVIP

集成电路三维集成电路第1部分：术语标准立项发展报告

StandardizationDevelopmentReport:IntegratedCircuits–ThreeDimensionalIntegratedCircuits–Part1:Terminology

摘要

随着摩尔定律逐步逼近物理极限，三维集成电路（3DIC）技术作为延续集成电路性能提升的重要路径，近年来获得了学术界与产业界的高度关注。三维集成电路通过垂直堆叠芯片并利用硅通孔（TSV）等技术实现层间互连，在降低功耗、提升带宽、缩小封装尺寸等方面具有显著优势。然而，在技术快速演进的过程中，行业缺乏统一、规范的术语体系，导致技术交流、产品设计、标准制定及国际贸易中出现概念混淆与理解偏差，制约了产业的协同发展。在此背景下，国际电工委员会（IEC）于2018年11月正式发布了IEC63011-1:2018《集成电路三维集成电路第1部分：术语》，该标准作为三维集成电路系列标准的第一部分，旨在建立统一的术语和定义框架，为后续标准制定奠定基础。本报告系统梳理了该标准的立项背景、编制过程、主要内容及技术特点，分析了其在标准化体系中的定位与作用，并结合当前三维集成技术的发展趋势，对该标准的应用前景和未来修订方向进行了展望。研究表明，该标准的发布填补了三维集成电路领域术语标准化的空白，对于促进国际技术