可编程ASIC设计--可编程逻辑器件.ppt

可编程逻辑器件 学时分配：2 进度 1.绪论 。 2.设计流程 。 3.模块化硬件与进程模型 。 4.信号传输模型 。 5.核心语法与基础电路设计 。 6.状态机设计 。 7.可靠设计与高速设计 。 8. 可编程逻辑器件。 9.数字信号处理的fpga实现。 10.数字系统的RTL设计。 Outline 本部分分析思路 后端知识补充 可编程ASIC器件的分类 可编程ASIC的基本资源 CPLD和FPGA 典型FPGA结构 资源估计实例 Outline 本部分分析思路 后端知识补充 可编程ASIC器件的分类 可编程ASIC的基本资源 CPLD和FPGA 典型FPGA结构 资源估计实例 本部分内容分析思路(1) 在分析一种器件(结构)性能的时候，可以按照以下思路： 成本：资源耗费，设计复杂度，维护难度等。 性能：速度(衡量一个数字电路系统的最核心的指标！！)，可靠性，功耗等。 从以上思路，就完全可以自己分析出第一章的内容。 本部分内容分析思路(续) 系统工作速度 ??路径延时。 如图。两种电路实现F = a and b and c. 本部分内容分析思路(续) 显然两者当中，上面一种电路的输入到输出的门延迟比较大，从而会影响整个(同步设计)数字系统的运行速度。 （思考：为什么逻辑延迟大，会降低系统的工作速率？） Outline 本部分分析思路 后端知识补充 可编程ASIC器件的分类 可编程ASIC的基本资源 CPLD和FPGA 典型FPGA结构 资源估计实例 后端知识补充：关于工艺水平 ASIC主要工艺： 1. CMOS: 功耗低，集成度高。 2. TTL/ECL: 工作速度快，但是工艺相对复杂。 3. BiCMOS: 工作速度和驱动能力高。 模拟ASIC常用。 4. GaAs：微波和高频频段的器件制作。 微米级的含义。 深亚微米：0.35μm以下的工艺称为深亚微米(DSM)。DSM的优点： 1. 面积缩小； 2. 速度提高；（问题：时序电路中，影响系统速度的因素是什么？） 3. 功耗降低。（问题：电子系统中，影响功耗的因素是什么？） Outline 本部分分析思路 后端知识补充 可编程ASIC器件的分类 可编程ASIC的基本资源 CPLD和FPGA 典型FPGA结构 资源估计实例 Outline 本部分分析思路 后端知识补充 可编程ASIC器件的分类 可编程ASIC的基本资源 CPLD和FPGA 典型FPGA结构 资源估计实例 可编程ASIC器件的分类 SPLD：简单可编程器件，如PAL、GAL。 CPLD：复杂可编程器件。 FPGA：现场可编程器件。 Outline 本部分分析思路 后端知识补充 可编程ASIC器件的分类 可编程ASIC的基本资源 CPLD和FPGA 典型FPGA结构 资源估计实例 可编程ASIC的基本资源 位于芯片中央的可编程功能单元 分布于芯片各处的可编程布线 位于芯片四周的可编程IO 可编程ASIC的基本资源 位于芯片中央的可编程功能单元 分布于芯片各处的可编程布线 位于芯片四周的可编程IO SRAM查找表结构 这种类型的可编程逻辑单元是由功能为查找表的SRAM构成的函数发生器。 M个输入的逻辑函数真值表存储在一个2^m ×1位的SRAM中 ，M个输入起着SRAM的地址作用，对于M个输入的组合都对应一个逻辑函数的输出值，由这个输出值来控制传输门或多路开关信号的通断，实现与其它功能块的可编程连接。 查找表类型的特点 高的功能性 M输入的查找表可以实现高达M个输入的任意函数。 实现系统动态重构 FPGA配置的改变可在系统运行时进行，即实行系统的动态重构 易失性 基于静态存储器的结构，断电后RAM中的数据要丢失，故每次上电后都要重新加载数据 提供了有效的面积和可预测的延时。 （思考：RAM查找表实现通常的简单逻辑函数时，会有什么缺点？） Outline 本部分分析思路 后端知识补充 可编程ASIC器件的分类 可编程ASIC的基本资源 CPLD和FPGA 典型FPGA结构 资源估计实例 Outline 本部分分析思路 后端知识补充 可编程ASIC器件的分类 可编程ASIC的基本资源 CPLD和FPGA 典型FPGA结构 资源估计实例 CPLD(1) 基本结构：FB、IOB、开关矩阵。 CPLD(2) CPLD特点： 1、延时可预测； 2、具有很宽的输入结构； （思考：宽的输入结构有什么优点？） 3、具有ISP特性。 缺点： 功耗大。 Outline 本部分分析思路 后端知识补充 可编程ASIC器件的分类 可编程ASIC的基本资源 CPLD和FPGA 典型FPGA