三维高密度组装论文.docVIP

三维高密度组装 （作者 潘向开 0700150325） 【摘要】本文主要讲述了3D封装技术的发展和前景，同时有概况性的阐述了3D封装的技术结构和特点，以及3D封装所具有的优势。另外还对3D封装技术的所面临的挑战和未来的前景也有一定介绍。 【关键词】3D封装技术 、关键工艺、挑战、发展、高密度、特点和优势。 3D Stacking Packaging for High Density Packaging 【Abstract】This text mainly related a 3 D packing technical development and prospect and was general situation to elaborate a 3 D at the same time of the technique structure and characteristics for packing, and 3 D packing have of advantage.Moreover still to 3 D packing face of challenge and future prospect also have certain introduction. 【Key words】3D Packaging、Key craft、Challenge、Development、High Density、Characteristics and Advantage。 随着时代的不断发展，科技的日益创新，社会的不断进步与发展。电子技术作为科技技术的一种代表一种象征，电子技术己经深入到人们日生活的各个领域，很难想象没有电子产品，现实会会变成什么样。电子产品在便携化、微型化络化和多媒体化方面的迅速发展，对电子组装技提出了更高的要求，新的高密度组装技术不断孕而出。三维堆叠封装技术的引入早在上个世纪80年代，人们对电子电路小型化O引线数就提出了更高的要求。虽然表面贴装技术（Surface Mount Technology，SMT）使电路组装具有轻、薄、短、小的特点，对于具有大量引线数的精细间距元器件的引线间距以及引线的共平面度也提出了更为严格的要求，但是由于受到加工精度、可生产性、成本和组装工艺的制约，一般认为矩型扁平封装（Quad Flat Packs，QFP）器件间距的极限为0.3 mm，这就大大限制了高密度组装的发展。另外，由于精细间距QFP器件对组装工艺要求很严格，使其应用受到了限制，为此一些公司就把注意力放在了开发和应用比QFP器件性能更为优越的球栅阵列封装（Ball Grid Array，BGA）器件上。元器件由QFP向BGA、芯片级封装（Chip–Scale Packaging，CSP）方向发展，封装器件的外形尺寸越来越小。因此我们在这里向大家简要介绍下一种全新的封装技术——3D封装堆叠技术。 三维封装堆叠技术 几种新颖的微电子三维堆叠封装例子实现3D装配的成功道路之一是通过在CSP采用晶芯堆叠的方法，在封装器件内部的晶芯堆叠是一种在PCB装配过程中增加单位面积上功能的方法。然而，采用晶芯堆叠封装的方法可能会遇到一些麻烦。首先，该方法属于一种定制的解决方案。如果所使用的硅片发生任何一点变化的话，晶芯的堆叠需要进行评估，看看是否需要在封装内作任何形式的变更。举例来说，晶芯尺寸的缩小可能会带来整个封装结构发生变化。其次，每个封装器件被作为一个整件进行测试。如果一个或者多个硅片发生了失效现象，那么整个单元将会被抛弃，这就会导致成本费用的增加，这就是俗称“综合产出”的问题。最后，令人头痛的需要与许许多多的半导体器件供应商进行协调，让它们提供在封装器件内合适的硅片，并将它们安置在封装内，晶芯的堆叠可能是一项充满挑战的工作。随着封装堆叠时代的到来，这样的一些问题会不断摆在人们的面前。实现3D装配的另外一条成功之路是通过封装器件的堆叠来实现。在该项工艺处理方法中是通过传统的表面贴装工艺将两个封装器件的顶部相互连接在一起，在SMT再流焊接期间通过焊接将它们连接在一起。每个封装器件是一个单独的单元，它能够像今天人们对常规IC封装器件所作的那样进行全方位的测试工作，所以产量将可以与现如今所看到的普遍的常规产量相仿。另一优点是能够作为另一项选择方案，将能够很容易地插入到现有工艺流程之中。堆叠封装能够融入到常规的SMT环境条件之中进行操作处理，往往只需要进行少量的提升，就能办到。封装器件的堆叠技术能够给装配厂商提供在供应链管理方面非常大的灵活性。它能够用于存储器的应用或者具有存储能力的DSP器件上面，可以很快速地投入到市场中，对封装测试进行良好的管理以及解决综合产出问题。封装堆叠和晶芯堆叠的结合可以进一步扩展这项应用