相位测量方案.docVIP

相位测量仪方案 方案一：单周波计数法。将有相位差的两路方波信号进行”异或”后作为闸门，在高电平时，利用外部高频信号进行计数，在下降沿将数据读出，低电平时对计数器清零。设晶振频率为fc，测得信号的频率为fr，计数值为N，则相位差phase为 方案二：定时间计数。将高频时钟信号和两路信号异或得到的信号进行“与”，在设定时间s内利用其上跳变沿计数，设高频时钟频率为fc，计数值为N，则 方案三：多周期同步计数法。设被测信号的频率为f，则将一被测信号进行f1倍（f取整）分频，则在f1周期内(保证测量时间在1s左右)，被测信号异或与参考高频信号相与的信号singal1的计数为N1,同时期参考高频信号的计数为N，则 以上三种方案都可以采用一个D触发器将相位测量的相位扩展到-。方案一需高速时钟，按题目要求，在20kHz信号时的相位差分辨率为0.1o，则要求时钟最少为72MHz，实现困难。而方案二测量时间段一定，存在遗漏0~1个周波的情况，从而引入较大的误差。方案三的读数与异或得到的信号同步，不存在遗漏问题，误差很小，故采用此方案。 相位测量方案 方案一：采用脉冲填充计数法。将正弦波信号整成方波信号，对两路方波信号进行异或操作之后输出脉冲序列的脉宽可以反映两列信号的相位差，以输入信号所整成的方波信号作为基频，经锁相环倍频得到的高频脉冲作为闸门电路的计数脉冲，由单片机对获取的计数值进行处理得到两路信号的相位差。 方案二：鉴相部分同方案一，将两路方波信号异或后与晶振的基准频率进行与操作，得到一系列的高频窄脉冲序列。通过两片计数器同时对该脉冲序列以及基准源脉冲序列进行计数，一路方波信号送入单片机外部中断口，作为控制信号控制两片计数器。得到的两路计数值送入单片机进行处理得相位差值。 对以上方案进行比较，方案一在所测频率较高时，受锁相环工作频率等参数的影响会造成相位差测量的误差，采用方案二由高精度的晶振产生稳定的基准频率，可以满足系统高精度、高稳定度的要求。 相位测量论证与选择 方案一：利用单片机实现测量相位差，实现框图如图1-1所示。 图1-1 利用单片机实现测量相位差原理图 直接利用单片机的内部时钟以异或门的输出为闸门进行计数。理论上晶振为12M时MCS-51单片机的最窄脉宽为1us，误差即为1us。当要实现的步进时，计数脉宽最少为360us，以正弦波计，最高的频率为＝2.78KHz。显然，此种方法硬件原理上难以保证测量精度，需在软件上采用技术来提高精度，增加了软件量。 方案二：采用相差－电压测量法。即通过数字鉴相器，如异或门鉴相电路输出相差脉冲，经过低通滤波器滤出其中的直流成分（其中含有相位信息），设计原理框图如图1-2所示。 图1-2 数字鉴相、相位－电压法原理框图 此方案为数字方法与模拟方法相结合，数字鉴相器的设计解决了模拟鉴相器的频带限制，但精度问题依然存在。 方案三：采用相差－时间测量法。设计原理框图如图1-3所示。 图1-3数字鉴相、相位－时间法原理框图 两路信号A、B的相位差通过测量鉴相输出脉冲的时间宽度得到。再通过鉴相器的两输入信号的上升沿控制计数器的数据锁存、清零测出相差脉冲宽度。数字鉴相波形图如图1-4 所示。 图1-4 数字鉴相波形图 输入信号A的上升沿先锁存上次周期计数值，然后使计数器清零并重新启动计数；输入信号B的上升沿锁存脉宽计数值。则相位差的计算公式为： (1-1) 从（1-2）式可以看出，相差的精度只与有关，而与被测信号的频率和计数时标频率的精度无关，从而消除了这两者对测量精度的影响。只要选取适当的计数时标使有效位数不低于4位，则相差的精度能达到0.1度。 此方案的相位测量精度高且便于控制。因此选用方案三。 1.2.1 相位测量方案 相位测量方案的关键问题是相位测量方法的选择。 方案一：基于数字鉴相技术实现的方案 CD4046鉴相电路输出经AD0809采样后的数据送到FPGA，经过处理后，输出到LED显示相位，原理方框图如图1.2.1所示。 图1.2.1 数字鉴相技术实现相位测量原理方框图 方案二：利用高精度比较器实现的方案 将移相信号与基准信号分别送到两个过零比较器，使双极性的正弦波转换成单极性的方波。若两路正弦波存在相位差，那么两路方波也必定存在相同的相位差值。将相位差值对应的时间间隔作为FPGA对50MHz的脉冲数的计数时间，从而得到正弦波的相位差为： 其中，n为方波相位差对应时间间隔内的脉冲数，N为方波一个周期内的脉冲数。 上述两种方案从对硬件的要求而言，方案一在FPGA芯片基础上需要一片CD4046和一片AD0809，而方案二则在FPGA芯片基础上只需要一片LM