AWG控制器的设计与实现.pdfVIP

第 31卷第 5期 电 子 工 程 师 Vol. 31 No. 5 2005年 5月 　　　　　　　　　　　　　　　EL ECTRON IC EN GIN EER 　　　　　　　　　 　　　　　　　　M ay 2005 AW G控制器的设计与实现 张 　毅 , 胡仁杰 , 陆建军 (东南大学 , 江苏省南京市 2 10096) ( ) 【摘 　要 】　以 AW G 任意波形发生器 控制器的设计和实现为例 ,介绍了一种将原理图和 V erilog ( ) HDL 相结合的 CPLD 复杂可编程逻辑器件 设计方法 。首先概述 AW G 的系统总体方案和控制器各 功能模块的作用 ,并给出系统的硬件结构框图 ,接着详述了数字系统设计思路和内部功能模块 ,给出 了顶层设计的原理图 ,并以数据切换 、地址分配电路为例介绍 V erilog HDL 语言编写底层模块 ,给出 ( ) DD S 直接数字频率合成 方式下数据切换模块和系统工作的仿真图形 。 关键词 :任意波形发生器 , 直接数字合成 , CPLD , 仿真 , V erilog HDL 原理图 中图分类号 : TN 752 在后文详述 。 0　引　言 2　硬件电路设计 ( ) 本文主要介绍一种 AW G 任意波形发生器 控制 器的设计和实现方法 ,可为测控系统提供高精度 、高切 如图 2 所示 , D SP 为 AD I公司 B lackfin 系列 的 换速度的信号源 。 B F53 1,它具有良好的性价比,可实现 400 MHz连续工 作及 4 GB 的统一寻址空间。本控制器起始地址分配 1　系统总体方案 为 0采用 AD 9850 作为频率合成器 ,系统 任意波形是指频率可变 、幅值可变 、相位可变的正 采用 2 级 D /A 转换输出 ,第 1级 D /A 转换器是具有 4 弦波形和其他波形 ,如三角波形 、直流 、锯齿波等 ,它的 个通道输出的 DAC7644 ,第 2 级 D /A 转换器是带 2 个 ( ) 输出方式基于 DD S 直接数字频率合成 技术 , 即将波 通道输出的 D /A 转换器芯片 AD 7847。波形存储器选 形的数字量信号存储于存储器中 ,在控制电路的协调 用 CY7C 102 1B 。控制器选用 XL IN K 的 9500 系列中 ( 控制下 ,地址发生器产生存储器的地址 , 以一定的速率 XC95288XL TP144 ,其主要特点为 : 144 个引脚 117 个 ) 依次将存储器单元中的波形数据逐个发送给 D /A 转