837-第7章 时序逻辑电路的分析与设计方法.pptVIP

7.4 寄存器和移位寄存器 7.4.1 寄存器 寄存器用于寄存一组二值代码，一个触发器能存储一位二值代码，所以用n个触发器组成的寄存器能储存一组n位二值代码。 图7-4-1所示是由边沿D触发器组成的4位寄存器74LS175的逻辑电路图，其输出状态仅取决于CP上升沿到达时刻的输入状态。 7.4.2 锁存器 由同步D触发器组成的寄存器，称为锁存器。图7-4-2所示是双二位锁存器74LS75的逻辑电路图。 图7-4-2 74LS75的逻辑图 7.4.3 移位寄存器 移位寄存器不但具有寄存器的功能——可以暂存数码，还可以在移位脉冲的作用下数码依次左移或右移。无论左移还是右移都是相对于电路结构而言的。 1.单向移存器 图7-4-3所示为由4个边沿D触发器组成的移位寄存器。 2.双向移存器 移存器不仅能进行单方向移动，通过控制信号，既能左移又能右移，构成双向移存器。 7.5 计 数 器 7.5.1 计数器的分类 计数器在数字系统中应用十分广泛，不仅能统计输入脉冲的个数，还可以用作分频、定时、产生节拍脉冲等等。 计数器种类很多，如果按时钟信号的触发方式分类，可分为同步计数器和异步计数器两大类； 如果按计数器中计数值的变化趋势来分类，可分为加法计数器和减法计数器。随着计数脉冲的输入，计数值既可以增加又可以减少的计数器称为可逆计数器； 如果按计数器中数字的编码方式分类，可分成二进制计数器、二—十进制计数器（如8421BCD码十进制计数器）、循环码计数器等； 如果按能计数的最大值来区分，又有七进制计数器、六十进制计数器等等。 7.5.2 同步计数器 目前常用的同步计数器芯片主要为二进制和十进制计数器。 1.4位同步二进制加法计数器 2. 同步十进制加法计数器 3.同步可逆计数器 7.5.3 异步计数器 1.异步二进制计数器 异步计数器在做加1计数时采取从低位到高位逐位进位的方式工作，如果使用下降沿触发的T′触发器组成计数器，只需将低位触发器的Q端接至高位触发器的时钟输入端就行了。 2.异步十进制计数器 7.5.4 移位寄存器型计数器 1.环形计数器 2.扭环形计数器 （约翰逊计数器） 7.6 序列信号发生器 7.6.1 序列信号的基本概念 序列信号是按照一定的顺序排列的周期性的串行二进制码，常用作数字系统的同步信号或地址码，也可以作为可编程逻辑电路的控制信号。 7.6.2 序列信号发生器 1.最大循环长度序列码发生器 （M=2n） 2.任意循环长度序列码发生器 （M＜2n） 3.最长线性序列发生器（M=2n－1） 若移存器的反馈函数为异或函数，其输出称为线性脉冲序列，称这种异或反馈式移存器为线性序列发生器，如图5-5-3所示。 电路图 5 检查电路能否自启动 6 将无效状态110、111代入输出方程和状态方程计算： 电路能够自启动。 特性方程： 图7-4-1 74LS175的逻辑图 图7-4-3 D触发器组成的移位寄存器 * * 第7章 时序逻辑电路的分析与设计方法 7.1 时序逻辑电路概述 7.4 寄存器和双向寄存器 7.2 时序逻辑电路的分析方法 7.3 时序逻辑电路的设计方法 7.5 计 数 器 7.6 序列信号发生器 退出 7.1 时序逻辑电路概述 1、时序电路的特点 时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。 2、时序电路逻辑功能的表示方法 时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。 逻辑表达式有： 输出方程 状态方程 激励方程 3、时序电路的分类 （1） 根据时钟分类 同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。 异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。 （2）根据输出分类 米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。 穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。 电路图 时钟方程、驱动方程和输出方程 状态方程 状态图、状态表或时序图 判断电路逻辑功能 1 2 3 5 7.2 时序逻辑电路的分析方法 时序电路的分析步骤： 计算 4 例 时钟方程： 输出方程： 输出仅与电路现态有关，为穆尔型时序电路。 同步时序电路的时钟方程可省去不写。 驱动方程： 1 写方程式 2 求状态方程 JK触发器的