基于VHDL的数字钟设计.docxVIP

【标题】基于VHDL的数字钟设计 【作者】唐晴波 【关键词】EDA；自顶向下；数字钟；VHDL；QuartusII 【指导老师】朱清友 【专业】电子信息科学与技术 【正文】1.?绪论现代社会的标志之一就是信息产品的广泛使用，而且是产品的性能越来越强，复杂程度越来越高，更新步伐越来越快。支撑信息电子产品高速发展的基础就是微电子制造工艺水平的提高和电子产品设计开发技术的发展。前者以微细加工技术为代表，而后者的代表就是电子设计自动化[1]（electronic design automatic, EDA）技术。???本设计采用的VHDL是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级这三个不同层次的设计；支持结构、数据流、行为三种描述形式的混合描述，覆盖面广，抽象能力强，因此在实际应用中越来越广泛[2]。1.1?选题背景本节将从FPGA[3]嵌入式应用开发技术与数字钟技术发展的客观实际出发，通过对该技术发展状况的了解及课题本身的需要，指出研究基于FPGA的芯片系统与设计——数字钟的设计与实现的必要性。1.1.1课题相关技术的发展当今电子产品正向功能多元化、体积最小化、功耗最低化的方向发展。它与传统的电子产品在设计上的显著区别是大量使用大规模可编程逻辑器件，使产品的性能提高，体积缩小，功耗降低，同时广泛运用现代计算机技术，提高产品的自动化程度和竞争力，缩短研发周期。EDA技术正是为了适应现代电子技术的要求，吸收众多学科最新科技成果而形成的一门新技术。美国ALTERA公司的可编程逻辑器件采用全新的结构和先进的技术，加上QuartusII[4]开发环境，使得其更具有高性能，开发周期短等特点，十分方便进行电子产品的开发和设计。EDA技术以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述主要表达方式，以计算机和大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术[5]。本设计是利用VHDL硬件描述语言结合可编程逻辑器件进行的，并通过数码管静态显示走时结果。数字钟可以由各种技术实现，如单片机等。利用可编程逻辑器件具有其它方式没有的特点，它具有易学、方便、新颖、有趣、直观，设计与实验成功率高、理论与实践结合紧密、体积小、容量大、I/O口丰富、编程和加密等特点，并且它还具有开放的界面、丰富的设计库、模块化的工具以及LPM定制等优良性能，应用非常方便[6]。因此，本设计采用可编程逻辑器件实现。1.1.2?课题研究的现状随着我国电子技术的发展，目前对于数字钟的研究已经比较广泛。比较常见的有基于传统的数电和模电的数字钟设计[7]、基于单片机的数字钟设计[8]、基于EWB的数字钟设计[9]，采用传统的方式设计数字钟需要较强的理论基础，搭建电路相对较难，若在设计过程中出现问题，调试难度大，甚至有可能要全部从头再做。这种数字钟设计效率低、成本高、功耗大、精确度不高，目前已经基本不采用此方法设计数字钟。基于单片机的数字钟设计，虽然成本低、精度高、易于修改，但是对接口电路的设计实现较复杂，若设计者对接口技术掌握得不是太好，最终可能难以设计出来。基于EWB的数字钟设计，由于它的可视化界面，操作起来更简便，能更好的满足人们看直观电路图的习惯，设计起来比较简单，但是这种设计方法纯粹是纯粹的仿真，不能很好的满足实际应用。基于VHDL的数字钟具有开发周期短、成本低、易于修改、稳定性高、升级方便等特点[10]。因此，本设计采用VHDL来进行数字钟设计。1.1.3?课题研究的意义数字钟是采用数字电路实现对时、分、秒数字显示的计时装置，广泛用于个人家庭、车站、码头、办公室等公共场所，成为人们日常生活中必不可少的产品。由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度，远远超过老式钟表。钟表的数字化给人们生产生活带来了极大的方便，大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟以及扩大其应用，有着非常重要的意义。1.2?课题研究的内容???本设计主要研究基于VHDL的数字钟，要求如下：（1）能够完成时、分、秒的正确计时并且显示当前的时间，以24小时循环计时；????（2）能够手动调节分钟、小时，对所设计的时钟能够任意调整时间，使数字钟真正具有使用功能；????（3）具有清零功能，低电平时实现清零功能，高电平时正常计数；（4）能够使扬声器在整点时发出报警声音；（5）能够在整点报时的同时LED灯花样显示。