基本门电路和数值比较器的设计［毕业论文，毕业设计］.doc

计算机硬件综合课程设计报告 基本门电路 和数值比较器的设计 摘 要 EDA技术采用硬件描述语言VHDL按模块化方式进行设计，进行编程结构简单，使用方便具有一定的价值。关键字 1 引 言 1 1.1 设计的目的 1 1.2 设计的基本内容 1 2 EDA、VHDL简介 1 2.1 EDA技术 1 2.2 硬件描述语言——VHDL 2 3 设计规划过程 4 3.1基本门电路工作原理 4 3.2数值比较器的工作原理 4 3.3课程设计中各个模块的设计 5 结束语 9 参考文献 11 附录 12 1 引 言 ）1.1 设计的本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，通过，理论联系实际，提高IC设计能力，提高分析、解决计算机技术实际问题的独立工作能力。1.2 设计的EDA 工具对进行仿真验证2 EDA、VHDL简介 2.1 EDA技术 EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可*性，减轻了设计者的劳动强度。 2.2 硬件描述语言——VHDL ★ VHDL的简介VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 。但是，由于它在一定程度上满足了当时的设计需求，于是他在1987年成为A I/IEEE的标准（IEEE STD 1076-1987）。1993年更进一步修订，变得更加完备，成为A I/IEEE的A I/IEEE STD 1076-1993标准。目前，大多数的CAD厂商出品的EDA软件都兼容了这种标准。VHDL的英文全写是：VHSIC（Very High eed Integrated Circuit）Hardware Descriptiong Language.翻译成中文就是超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电路的设计中。目前，它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。★ VHDL语言的特点★ VHDL的设计流程用高级语言设计电路的流程在用高级语言来设计电路时,主要的过程是这样的使用文本编辑器输入设计源文件(你可以使用任何一种文本编辑器。但是，为了提高输入的效率，你可以用某些专用的编辑器，如：Hdl Editor，Tubor Writer或者一些EDA工具软件集成的HDL编辑器)。使用编译工具编译源文件。HDL的编译器有很多，ACTIVE公司，MODELSIM公司，SYNPLICITY公司，SYNOPSYS公司，VERIBEST公司等都有自己的编译器。功能仿真。对于某些人而言，仿真这一步似乎是可有可无的。但是对于一个可靠的设计而言，任何设计最好都进行仿真，以保证设计的可靠性。另外，对于作为一个独立的设计项目而言，仿真文件的提供足可以证明你设计的完整性。 综合。综合的目的是在于将设计的源文件由语言转换为实际的电路。这一部的最终目的是生成门电路级的网表（Netlist）。布局、布线。这一步的目的是生成用于编程的编程文件。在这一步，将用到第4）步生成的网表并根据CPLD/FPG厂商的器件容量，结构等进行布局、布线。这就好像在设计PCB时的布局布线一样。先将各个设计中的门根据网表的内容和器件的结构放在器件的特定部位。然后，在根据网表中提供的各门的连接，把各个门的输入输出连接起来。最后，生成一个供编程的文件。这一步同时还会加一些时序信息到你的设计项目中去，以便与你做后仿真。后仿真。这一步主要是为了确定你的设计在经过布局布线之后，是不是还满足你的设计要求。如果设计的电路的时延满足要求的话，则就编程！3 设计规划过程 3.1基本门电路工作原理 使用VHDL中的关系运算符实现各种门电路。门电路框图如图3.1所示。 图3.1 基本门电路框图 3.2数值比较器的工作原理 利用IF_THEN_ELSE表达的VHDL顺序语句的方式，描述了一个数值比较器的电路行为，真值表如图3.2所示，实验模块如图3.3所示。结构体中的IF语句类似于软件语言，比较符合人的思维，但写像IF这样的条件语句一定要注意条件的“完整性”与“不完整性”，“完整”指列出了条件的所有可