计算机辅助设计综合实习分析报告.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一、设计要求 1、十字路口双车道行驶模式。 2、主干道绿灯时间为45s,支干道绿灯时间为25s。 3、绿灯转为红灯、红灯转为绿灯均需5s的黄灯转换提醒时间。 4、有相应的倒计时显示电路。 二、设计概述 1、设计原理 本电路设计可分为三个部分,第一部分:时钟控制部分;第二部分:信号灯显示部分;第三部分:倒计时显示部分。本电路的设计主要利用十六进制的74ls161与频率为200mHZ的时钟脉冲信号,实现一个总得时间80s的时钟电路。同时运用74ls138、74ls30、74ls00将总得时钟电路分为45s、5s、25s、5s的时钟电路。并用来控制主、支干道的红绿灯的运行。最后一部分主要通过74ls193、74hc4511与数字显示器及一些门电路构成一个完整的倒计时显示电路。 设计逻辑原理框图 单元电路设计 时钟控制电路 选用一片74ls161作为计数器和两片74ls138、74ls161状态由0000—1111,CP脉冲的周期为5s,5s×16=80s为交通灯工作的一个周期。计数脉冲由74ls138实现定时功能。Y1低电平状态是0-9,高电平是10-15;而Y2低电平是0-8,10-14,高电平状态是9、15。所以状态S0==9×5=45s(0-8),状态S1=Y2=1×5=5s(9),状态S2=Y1=5×5=25s(10-14),状态S3=Y1Y2=1×5=5s(15)。所以0-45s为S0状态,45-50s为S1状态,50-75s为S2状态,75-80s为S3状态。 由74ls139的真值表(见附图)可知Y0=S0,Y1=S2,Y2=S1,Y3=S3.最后由S0控制南北绿灯、东西红灯亮灭,S1、S3控制黄灯亮灭,S2控制南北的红灯、东西的绿灯的亮灭。 信号灯显示电路 3、倒计时显示电路 计数器由与系统脉冲同步的减法计数器构成,从系统脉冲得到标准的1Hz频率信号,当脉冲上升沿到来时,在控制信号作用下,计数器从49开始减法计数,直至减为00,这样可以显示50秒的时间。 设计中50秒计数器是采用两个74LS193级联成50进制计数器,使复零信号有足够的宽度,可采用基本的门电路与非门74ls20与计数器组成反馈复零电路。30秒计数器同理可得。 计数器有两个作用:一是根据时钟控制电路南北方向和东西方向车辆运行时间及黄灯切换时间的要求,进行50秒和30秒两种方式计数;二是向主控器发出状态转换信号,主控制器根据状态转换信号进行转态转换。计数器除需要秒脉冲作时钟信号外,还应受到主控制器的状态控制。 计数器的工作情况为:计数器在主控制器进入状态S0时开始50秒计数;45秒后产生归零脉冲,并向主控制器发出状态转换信号,使计数器归零,主控制器进入状态S2,计数器开始30秒计数;25秒后产生归零脉冲,并向主控制器发出状态转换信号,使计数器归零,主控制器进入状态S0,计数器又开始50秒计数;开始新一轮的循环。 双时钟同步4位二进制加减计数器74LSl93的功能表: 异步清零、异步置数、同步计数、有超前进位、当把和分别连接后一级的CPD和CPU即可进行级联计数。 74LS192、74LS193的引出端符号说明(引脚功能): 借位输出端(低电平有效) 进位输出端(低电平有效) CPd 减计数时钟输入端(上升沿有效) CPu 加计数时钟输入端(上升沿有效) CR 异步清零端(高电平有效) D0~D3 并行数据输入端 异步并行置入控制端(低电平有效) Q0~Q3 输出端(Q0是低位) 因为是倒计时,所以本设计采用的是异步置数的减计数时钟,所以CR CPu 接低电平,因为是异步置数所需要在1111置数为1001,所以我们需要一个与非门74ls20来置数。 BCD码七段译码驱动器 下图为CC4511引脚排列 其中A、B、C、D — BCD码输入端 a、b、c、d、e、f、g — 译码输出端,输出“1”有效,用来驱动共阴极LED数码管。 — 测试输入端,=“0”时,译码输出全为“1” — 消隐输入端,=“0”时,译码输出全为“0” LE — 锁定端,LE=“1”时译码器处于锁定(保持)状态,译码输出保持在LE=0时的数值,LE=0为正常译码。 输 入 输 出 LE D C B A a b c d e f g 显示字形 × × 0 × × × × 1 1 1 1 1 1 1 × 0 1 × × × × 0 0 0 0 0 0 0 消隐 0 1 1 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 0 1 0 1

文档评论(0)

管理学科 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档