毕业论文：基于80c51的实时时钟设计.doc

目录 一、 系统方案 1 1、实验目的 1 2、实验要求 1 二、硬件介绍 1 1、微控制器AT89C51 1 2.1.1 单片机的构成 1 2.1.2 AT89C51单片机的引脚说明 2 2、时钟电路模块DS12887 4 2.2.1 DS12887主要功能介绍 4 2.2.2 更新周期 5 2.2.3 DS12887的中断和更新周期： 6 2.2.4 DS12887初始化方法： 6 3、LCD显示 7 三、理论分析及程序设计 10 1、系统功能 10 2程序流程图 11 3、主程序清单 13 四、结果分析 22 1、仿真电路图 22 2、实验台测试结果 23 五、总结 24 参考文献 25 一、 系统方案 1、实验目的 进一步熟悉和掌握单片机的结构及工作原理 通过课程设计，掌握以单片机核心的电路设计的基本方法和技术 了解关电路参数的计算方法培养综合运用单片机课程课题及有关选修课程的基本知识去解决实际问题的基本训 掌握单片机的接口技术及相关外围芯片的外特性，控制方从而加深对该课程知识的理解 熟悉Ptoteus及Keil软件的调试和仿真，通过实际程序设计和调试，逐步掌握模块化程序设计方法和调试技术 2、实验要求 实时显示年、月、日等； 实时显示秒、分、时等。 二、硬件介绍 1、微控制器AT89C51 AT89C51单片机是一种低功耗，高性能的片内含有4KB可编程/擦除只读存储器（FPEROMFlash Programmable and Erasable Read Only Memory）的8位COMS微控制器，使用高密度，非易失存储技术制造，并且与引脚和指令系统完全兼容。芯片上的FPEROM允许在线编程或采用通用的非易失存储编程器对存储器重复编程。带2K字节闪烁可编程可擦除只读存储器的单片机的可擦除只读存储器可以反复擦除100次。AT89C51单片机采用40条引脚双列直插式器件，引脚除5V（ 40脚）和电源地（ 20脚）外，其功能分为时钟电路、控制信号、输入/输出三大部分，逻辑框图及引脚如图所示 (a) (b) 图1-1 AT89C51单片机逻辑图与引脚图 AT89C51单片机的内部硬件结构除程序存储器由FPEROM取代了87C51的EPROM外，其余部分完全相同管脚说明：VCC：供电电压GND：接地时钟电路　　 XTAL1（19脚）——芯片内部振荡电路（单级反相放大器）输入端。　XTAL2（18脚）——芯片内部振荡电路（单级反相放大器）输出端。 控制信号RST（9脚）复位信号：时钟电路工作后，在此引脚上将出现两个机器周期的高电平，芯片内部进行初始复位，P0口～P3口输出高电平，将初值07H写入堆栈指针。ALE（30脚）地址锁存信号：当访问外部存储器时，P0口输出的低8位地址由ALE输出的控制信号锁存到片外地址锁存器，P0口输出地址低8位后，又能与片外存储器之间传送信息。（29脚）片外程序存储器读选通：低电平有效，作为程序存储器读信号，输出负脉冲，将相应的存储单元的指令读出并送到P0口/Vpp(30脚）：当为高电平且PC值小于0FFFH时，CPU执行内部程序存储器程序；当为低电平时，CPU仅执行外部程序存储器程序。I/O接口P0口（P0.0～P0.7，39～32脚）三态双向口：P0口结构包括一个输出锁存器、两个三态缓冲器、一个输出驱动电路和一个输出控制端。P0口做地址/数据复用总线使用。P1口（P1.0～P1.7，1～8脚）准双向口：P1口做通用I/O接口使用，P1口的每一位口线能独立地作用于输入线，P1口可驱动4个TTL门。P2口（P2.0～P2.7，21～28脚）通用I/O接口：它做通用I/O接口使用时，是一个准双向口，此时转换开关MUX倒向左边，输出极与锁存器相连，引脚可作为用户I/O口线使用，输入/输出操作与P1口完全相同，P2口做地址总线使用。当系统中接有外部存储器时，P2口用于输出高8位地址A8～A15，这时在CPU控制下，转换开关MUX倒向右边，接通内部地址总线。P3口（P3.0～P3.7，10～17脚）双功能口：P3口做通用I/O接口使用输出功能控制线为高电平，与非门的输出取决于锁存器的状态，此时锁存器Q端的状态与其引脚状态是一致的。在这种情况下，P3口的结构和操作与P1口相同。P3口第二功能是可作为系统具有控制功能的控制线，P3口可驱动4个LSTTL门电路。P3口也可作为AT89C51的一些特殊功能口P3.0 RXD（串行输入口）P3.1 TXD（串行输出口）P3.2 /INT0（外部中断0）P3.3 /INT1（外部中断1）P3.4 T0（记时器0外部输入）P3.5 T1（记时器