基于AT89C51的八路抢答器报告.docVIP

单片机课程设计论文 题 目 基于单片机的简易抢答器设计 学 院 通信与电子工程学院 专业班级 电子084班 学生姓名 宋扬 指导教师 周喜权 2011年月 日 摘要 大概需要十几片数字集成块,其功能也主要依赖于数字电路的各功能模块的组合来实现,AT89C51单片机为控制核心，采用模块化的设计方案，8位数字抢答器的各项基本功能，例如定时抢答、显示抢答选手号码，主持人控制等等。 关键词：AT89C51; 单片机; 8位; 数字抢答器 目 录 摘 要 I 第1章 绪论 1 1.1 AT89C51单片机简介 1 1.2 8位抢答器设计要求 3 第2章 硬件电路设计 4 2.1 硬件电路的总体框图 4 2.2 电路器件的选择 4 2.3 硬件电路设计图 4 2.4 工作原理 6 第3章 系统软件设计及仿真 9 3.1 程序设计 9 3.2 系统设置流程图 10 3.3 程序代码（见附录） 11 3.4 10秒计时（无人抢答） 11 3.5 10秒计时（有人抢答） 11 3.6 违规时电路图 12 结论 13 参考文献 14 附录 15 主程序 15 查询程序 16 非法抢答处理程序 17 抢答时间R1调整程序 17 抢答时间R2调整程序 18 倒计时程序 19 整场抢答处理程序 21 犯规抢答程序 23 显示程序 24 延时程序 25 读抢答按键数据口程序 25 发声程序 26 T0口溢出中断（响铃程序） 26 T1口溢出中断（计时程序） 26 第1章 绪论 1.1 89C51是一种带4K字节闪烁可编程可擦除只读存储器的低电压，高性能CMOS8位微处理器，俗称单片机。89C2051是一种带2K字节闪烁可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。管脚说明： VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。 P3口也可作为AT89C51的一些特殊功能口 口管脚 备选功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断0） P3.3 /INT1（外部中断1） P3.4 T0（记时器0外部输入） P3.5 T1（记时器1外部输入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通） P3口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用