毕业设计：基于FPGA的多功能数字钟设计（终稿）.doc

本科生毕业论文（设计） 题目： 基于FPGA的多功能数字钟设计 学 院 电子信息工程学院 学科门类 工学 专 业 电子科学与技术 学 号 2004440012 姓 名 崔战军 指导教师 唐予军 2008 年 5 月 19 日 基于FPGA的多功能数字钟设计 摘 要 当前基于各种数字器件的数字钟种类繁多，对于不同的数字器件的设计方式有所不同，例如基于单片机的数字钟设计和基于CPLD的数字钟设计以及基于FPGA的数字钟设计等等。可以根据不同的设计要求如响应灵敏度等选择不同的数字器件进行合理设计。 本文介绍基于FPGA的多功能数字钟设计，FPGA具有硬件实现数据处理具有实时性高，可靠稳定的优点。在硬件方面主要由控制开关、消抖电路、APEX 20KE FPGA 和LED显示等几部分组成。在编程方面采用VerilogHDL语言实现编程，仿真环境采用MAX+PLUSⅡ软件，以实现数字计时，闹铃和定点报时等功能设计。该系统具有体积小、功耗低、价格便宜、安全可靠,维护和升级方便的优点,具有较好的应用前景。 关键词: 数字钟 FPGA VerilogHDL MAX+PLUSⅡ The Digital（多功能） Clock Based on FPGA ABSTRACT There are many of logic devices which are based on the digital clock at present.The methods are different For a different logic device design. For example, The digital clock based on SCN（Switched Circuit Network）, The digital clock based on CPLD（Complex Programable Logic Device） and The digital clock based onFPGA（Field Programmable Gate Array）,and so on.We can choosing a different logic devices reasonable to design based on different design requirements such as sensitivity. This article introduces the digital clock based on FPGA. FPGA with data-processing hardwareWith real-time high, the advantages of reliable stability. In terms of hardware from the main control switches, circuit Consumers buffeting, APEX 20KE FPGA and the LED display,We using Programming VerilogHDL hardware On the hardware side programming,and they can digital hardware logic on time, alarm and fixed-point design features such as timekeeping Key words: The Digital Clock Field Programmable Gate Array VerilogHDL MAX+PLUSⅡ 目 录 一 概述…………………………………………………………………1 1.1 课题的来源、意义…………………………………………………1 1.2 课题的研究目标、内容及方法手段……………………………………1 1.2.1 课题的研究目标、内容………………………………………………1 1.2.2课题的研究方法及手段………………………………………………1 二 数字钟的原理及软硬件的选择…………………………………3 2.1系统原理………………………………………………………………3 2.2数字钟硬件的选择和设计………………………………………………4 2.2.1消抖电路的设计………………………………………………………5 2.2.2 FPGA的选择……………………………………………………………5 2