[自编数字教材课件（电力出版社）]第五章3设计.pptVIP

第三节 同步时序逻辑电路的设计 一. 设计同步时序逻辑电路的一般步骤 二. 同步时序逻辑电路设计举例 同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。 一. 设计同步时序逻辑电路的一般步骤 同步时序电路的设计过程 (1)根据给定的逻辑功能建立原始状态图和原始状态表 (2)状态化简-----求出最简状态图 ； 合并等价状态，消去多余状态的过程称为状态化简 等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。 ①明确电路的输入条件和相应的输出要求，分别确定输入变量 和输出变量的数目和符号。 ②找出所有可能的状态和状态转换之间的关系。 ③根据原始状态图建立原始状态表。 (3)状态编码（状态分配）； (4)选择触发器的类型 (6)画出逻辑图并检查自启动能力。 给每个状态赋以二进制代码的过程。 根据状态数确定触发器的个数， (5)求出电路的激励方程和输出方程 ； （M:状态数;n:触发器的个数） 2n-1M≤2n 选取编码方案的原则应有利于所选触发器的驱动方程及电路输出方程的简化和电路的稳定 例5-7 判断图示的状态图中的状态是否有等价状态，若有，合并等价状态后得到简化的状态图。 例5-8 设计一个同步5进制加法计数器，当计满 后产生进位输出Y=1，其它情况下Y=0。 CP