7.2 随机存取存储器（RAM）.pptVIP

2、输出逻辑宏单元（OLMC）结构 4个多路开关 结构控制字 结构控制字 产生对多路开关的地址控制信号 2、输出逻辑宏单元（OLMC）结构 乘积项选择器(2选1) 输出选择器(2选1) 三态选择器(4选1) 反馈选择器(4选1) 3、结构控制字 GAL器件的各种功能配置是由结构控制字来控制的。用户可通过编程软件自动设置4个结构控制字，就可使OLMC定义成如下表所示的五种不同的功能组合。 功 能 SYN AC0 AC1(n) XOR(n) 输出极性 备 注 专用输入 1 0 1 — — 1，11脚为数据输入端，输出三态门不通 专用组合输出 1 0 0 0 1 低有效 高有效 1，11脚为数据输入端，组合输出，三态门选通 反馈组合输出 1 1 1 0 1 低有效 高有效 同上，三态门由第一乘积项选通，反馈取自I/O口 时序电路中的组合输出 0 1 1 0 1 低有效 高有效 1为CP，11为OE，该宏单元为组合输出，但至少有一个宏单元为寄存器输出 寄存器输出 0 1 0 0 1 低有效 高有效 1为CP，11为OE 从表中可以看出，只要给器件写入不同的结构控制字，就能够得到不同类型的输出结构。这些结构完全可以取代PAL器件的所有输出结构形式。 4、PLD的编程 一般采用ABEL、CUPL、GALLABFM 或FM（Fast-Map）等。 ABEL、CUPL为高级开发软件，具有自动化简功能，在输入文件中可采用逻辑表达式、真值表和状态转换图三种逻辑描述方法，是编译型的通用软件，具有源文件格式简单、易学等特点。 5、GAL器件产品型号说明： GAL16V8 -15 Q R M ?功耗 1/4功耗 -15=15ns -35=35ns 塑料双列直插 D=陶瓷双列直插 M=军用(-55-+125) 0-+75 -40-+85 * * * * * CLB构成的两个16×1位单口RAM原理框图 双口RAM原理框图 简化的IOB原理框图 可编程连线资源示意图 可编程开关矩阵及结构 CLB输入输出的布线连接图 7.4.3　编程实现原理简介 编程数据存储单元阵列结构 7.5.1 PLD的电路表示法 7.5.2 可编程阵列逻辑器件(PAL)简介 7.5.3 可编程通用阵列逻辑器件(GAL) 从逻辑功能的特点来看，数字电路可分为通用型和专用型两种。前面介绍的都属于通用型。如门电路、计数器、寄存器等。 还有很多电路实现复杂逻辑功能，是为某种用途专门设计的集成电路，称为专用集成电路，简称ASIC。 1.引 言 概 述 可编程逻辑器件，简称PLD（Programmable Logical Device)。它属于通用器件，但它的逻辑功能是由用户通过编程来设定的。PLD的集成度很高，足以满足一般数字系统的要求。 由PLD编程的开发系统由硬件和软件两部分构成。硬件为计算机、专用编程器等；软件为集成开发软件、ABEL、Verilog HDL、VHDL等语言。 在系统可编程器件isp的编程更为简单，不需专门的编程器，只要将计算机运行的编程数据直接写入PLD即可。 按集成密度分为 2.可编程逻辑器件的分类 按结构分为 －基于与/或阵列结构的器件SPLD（PROM、 PLA、PAL、GAL）、CPLD（EPLD）,并称之为PLD。 － 基于门阵列结构的器件（FPGA） 按编程工艺分为 1. 熔丝和反熔丝编程器件。如：Actel的FPGA器件。 2. SRAM 器件。如：Xilinx的FPGA器件。 3. UEPROM器件，即紫外线擦除/电编程器件。 如大多数的EPLD器件。 4. EEPROM器件。如：GAL、CPLD器件。 乘积项 7.5.1 PLD的电路表示法 连接方式 基本门表示法 ABCD 或项 或门 例: 0 1 AB L1---全积项 L2---悬浮1 L3---硬线连接 × 基本的PLD结构 可编程与阵列 固定或阵列 PAL的 结构 7.5.2 可编程阵列逻辑器件(PAL)简介 输入端 输入/输出端 输出三态门 输入缓冲器 可编程与阵列 PAL是70年代末由MMI公司最先推出的一种可编程逻辑器件，它采用双极型工艺制作，熔丝式编程方式。 2. PAL的几种输出电路结构和反馈形式 ①专用输出结构：只包含一个可编程的与逻辑阵列和一个固定的或逻辑阵列。 ②可编程输入/输出结构：输出三态缓冲器的控制端由与阵列的一个乘积项给出。 ③寄存器输出结构：可存储或逻辑阵列的输出状态，可构成时序逻辑电路。 ④异或输出结构：可实现保持和取反操作。 ⑤运算选通反馈结构。 AnBnCn AnBnCn AnBnCn An