- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA课件.ppt
上节回顾 PLD分类及结构 简单PLD的原理及结构 CPLD的原理及结构 FPGA与CPLD对比 脉冲与数字电路课程的回顾 布尔函数--数字系统数学基础(卡诺图) 数字电路设计的基本方法 组合电路设计 问题?逻辑关系?真值表?化简?逻辑图 时序电路设计 列出原始状态转移图和表?状态优化?状态分配?触发器选型?求解方程式?逻辑图 脉冲与数字电路课程的回顾 使用中、小规模器件设计电路(74、54系列) 编码器(74LS148) 译码器(74LS154) 比较器(74LS85) 计数器(74LS193) 移位寄存器(74LS194) ……… 脉冲与数字电路课程的回顾 设计方法的局限 卡诺图只适用于输入比较少的函数的化简。 采用“搭积木”的方法的方法进行设计。必须熟悉各种中小规模芯片的使用方法,从中挑选最合适的器件,缺乏灵活性。 设计系统所需要的芯片种类多,且数量很大。 脉冲与数字电路课程的回顾 采用中小规模器件的局限 电路板面积很大,芯片数量很多,功耗很大,可靠性低--提高芯片的集成度 设计比较困难--能方便地发现设计错误 电路修改很麻烦--提供方便的修改手段 * 1.8、ALTERA开发工具QuartusII 1位全加器设计向导 原理图输入设计方法 基本设计流程 为本项工程设计建立文件夹(必须有) 注意: 文件夹名不能用中文,且不可带空格。 (课本P95 5.1,5.2) (课本P116 5.4) * CLICK CLICK * CLICK CLICK * CLICK CLICK * CLICK * * CLICK * * CLICK Libraries primitives logic * DOUBLE CLICK * CLICK CLICK CLICK * * CLICK * * CLICK CLICK * CLICK CLICK * * CLICK * Mouse Right Click * CLICK * CLICK CLICK CLICK * CLICK * CLICK * CLICK 在此区域连续单击鼠标右键 * CLICK * CLICK CLICK * 保存 * 电子与通信工程系 * * 1.3.1 查找表 1.3、FPGA的结构与工作原理 FPGA:现场可编程门阵列(Field Programmable Gate Array) 查找表(Look-Up-Table)简称为LUT,LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 * FPGA查找表单元内部结构 MUX * 1.3.2 Cyclone/CycloneII系列器件的结构与原理 Cyclone/CycloneⅡ系列器件是Altera公司的一款低成本的、高性价比的FPGA,它的结构和工作原理在FPGA中具有典型性。 Cyclone与CycloneⅡ系列器件的基本结构、原理类似。 Cyclone系列器件主要有以下部分组成: 逻辑阵列块LAB、嵌入式存储器块、I/O单元、嵌入式硬件乘法器、锁相环PLL等。 * Cyclone LE结构图 查找表 进位链 寄存器 * Cyclone LE普通模式 适用于普通组合逻辑 * Cyclone LE动态算术模式 适用于实现加法器、计数器等运算部件 * Cyclone LAB结构 局部互联:连接同一个LAB内的LE 也可驱动相邻LAB,PLL M4KRAM块,IO * 快速进位选择链 * LAB阵列 * LAB控制信号生成 * LUT链和寄存器链的使用 LVDS连接 Low-Voltage Differential Signaling 低压差分信号 差分信号抗干扰能力强 * 1.4、CPLD/FPGA生产商 ALTERA CPLD: MAX7000/S/A/B系列:EPM7128S MAX9000/A系列 MAX3000系列: MAXII系列:EPM240(570,1270,2210)/G MAXIII系列:EPM240(570,1270,2210)/G FPGA: FLEX系列:10K、10A、10KE,EPF10K30E APEX系列:20K、20KE EP20K200E ACEX系列:1K系列 EP1K30、EP1K100 STRATIX系列:EP1S10(20,25,30,40,50,60,80,120) CYCLONE系列:EP1C3(4,6,12,20) StratixGX系列 CYCLONEII系列:EP2C5(8,20,35,50,70) STRATIXII系列: EP2S15(30,60,90,130,
原创力文档


文档评论(0)