数字逻辑课件第3章组合逻辑电路.ppt

3.3 组合电路中的竞争冒险 二、竞争现象与冒险的产生 4、险象的分类 （1）静态险象：在输入信号变化时，而输出不应有变化的情况下，在输出端产生的险象。 按产生的原因分：功能险象；两个或两个以上的输入信号同时发生变化；逻辑险象；门对同一变化信号的延迟。 按产生毛刺的极性分：静1险象（偏0险象） 0 1 0 （2）动态险象： 在输入值变化以后，输出值也应变化，并且在输出稳定之前，输出要变化三次的现象。 静0险象（偏1险象） 1 0 1 3.3 组合电路中的竞争冒险 二、竞争现象与冒险的产生 A B C Z P3 P2 P1 当B C 1时，Z A C P2 P1 P3 Z B A A 动态险象的实例 3.3 组合电路中的竞争冒险 三、险象的判别 当变量同时以原变量和反变量的形式出现在函数式中，该变量就具备了竞争条件。 逻辑险象的形式： 动态险象可能的形式： 1、代数法 判断具备竞争条件的某变量（例如A）是否存在险象，可将除该变量以外的其它变量任意取0或1值，若原函数能够化成A+ （对于与或表达式）或A （对于或与表达式）的形式，该函数对变量A就存在险象。 3.3 组合电路中的竞争冒险 三、险象的判别 判断D：令A 1，C 0 则 1、代数法 式中出现了A和D的互补与项 判断A：令B 1，D 1 则 例1: 判断C：令A 1 则 例2: 式中出现了A和C的互补与项 判断A：令B 1，C 0 则 当A 0，B 1时；Z 1 B 0时；Z C 不产生险象 3.3 组合电路中的竞争冒险 三、险象的判别 判断C：令A 0，B 0 则 1、代数法 式中出现了A和C的互补和项 判断A：令B 0，C 0 则 例3: 例4: 式中出现了B的互补项 令A 1，C 1 则 3.3 组合电路中的竞争冒险 三、险象的判别 2、卡诺图法 若两个卡诺圈存在着部分相切，而这个相切的部分又没有被另外的卡诺圈包围，则该电路必然存在险象。 1 1 1 1 1 1 1 1 D C B A 相切 相切之处是那个变量的交替面，就说明是那个变量由1→0时存在险象；若是圈0的卡诺图，相切之处是那个变量的交替面，就说明是那个变量由0→1时存在险象； 3.3 组合电路中的竞争冒险 四、险象的消除 1、选择质量好的集成门电路，使毛刺尽可能缩窄，以至使险象成为无害。 2、增加惯性延时环节，以滤除毛刺。 3、在函数中增加冗余项。 输入 输出 3.3 组合电路中的竞争冒险 四、险象的消除 判断D：令A 1，C 0 则 例1: 式中出现了A和D的互补与项 判断A：令B 1，D 1 则 增加两个冗余项 判断D：令A 1，C 0 则 判断A：令B 1，D 1 则 无险象，而且可以证明Z Z，即电路的逻辑功能不变。 1 1 1 1 1 1 1 1 1 1 1 D C B A 3.3 组合电路中的竞争冒险 四、险象的消除 怎样增加冗余项？ （1）画出原函数的卡诺图； （2）在卡诺圈相切的地方，再增加一个卡诺圈—即冗余项； C B A 1 1 1 1 第三章结束 谢谢 第3章 组合逻辑电路的分析和设计 1 组合逻辑电路的分析 2 组合逻辑电路的设计 3 组合逻辑电路的竞争与冒险 概述 2、特点:某一时刻的输出状态仅由该时刻电路的输入信号决定, 而与该电路在此输入信号之前所具有的状态无关。 1、组合逻辑电路：用各种门电路组成的，用于实现某种功能的复杂逻辑电路。 A1 A2 An L1 L2 Lm 组合 逻辑电路 （i 1、2、…、m） 电路结构特点：（1）输出、输入之间没有反馈延迟通路。 （2）电路中不含记忆单元。 3.1 组合逻辑电路的分析 二、 步骤 1、? 根据给定的逻辑电路图，写出逻辑表达式。 2、? 化简逻辑函数表达式。 3、? 根据化简以后的逻辑表达式列出真值表。 4、? 分析该电路所具有的逻辑功能。 5、对电路进行评价或改进。 一、 目的：对一个已知的逻辑电路，找出其输出与输入之间的逻辑关系，用逻辑函数描述它的工作，评定它的逻辑功能。 化简 得出结论（逻辑功能）。 组合逻辑电路图 写出逻辑表达式 例1： A B Y AB AAB BAB Y AAB BAB AAB + BAB AAB + BAB AB A + B A+B A+B 0+AB+AB +0 异或门 组合逻辑电路的分析 AB+AB 例2： M 1 高电平）： Y A M 0 低电平）： Y B 本图功能：二选一电路。 数据选择器 B A M Y 1 Y