06_03_013乐曲演奏电路.ppt

内容概要 实验目的 掌握乐曲演奏电路的工作原理。 了解怎样控制音调的高低变化。 了解音长的控制。 实验要求 设计一个乐曲演奏电路 能反复演奏附1中的“梁祝”乐曲片段； 用乐曲演奏启/停按钮控制乐曲演奏的启/停； 用复位按钮将电路复位到初始状态； 用3个七段数码管分别显示高、中、低音的音名。 利用GW48 SPOC+开发系统实现设计的编程下载 防抖按钮开关键1和键2实现乐曲演奏启/停和复位； 7段码显示数码管（共阴级）数码3~数码1分别显示 高、中、低音的音名。 实验原理 乐曲演奏电路的原理 乐曲的每个音符的频率值（音调） 持续的时间（音长） 音调的控制 频率的高低决定了音调的高低。音乐的十二平均率规定：每两个八度音（如简谱中的中音1与高音1）之间的频率相差一倍。在两个八度音之间，又可以分为十二个半音，每两个半音的频率比为21/12 ≈1.12246 。 音名A（简谱中的低音6）的频率为440Hz，音名B到C之间，E到F之间为半音，其余为全音。 简谱中的音名与频率的关系 本实验中选取6MHz为基准频率。 本实验演奏的是梁祝乐曲，该乐曲各音阶频率及相应的分频系数如下图所示。 为减小输出的偶次谐波分量，最后输出到扬声器的波形应为对称方波，在到达扬声器之前，有一个二分频的分频器。表8-2中的分频系数就是在从6MHz频率二分频得到的3MHz频率基础上计算得出的。 分频的方法 反馈复0法 加载预置数法 （本实验采用这种方法） 预置数 = 计数器最大值－分频系数 = (214 －1) －分频系数 = 16383 －分频系数。 乐曲演奏电路原理图 反馈预置计数器对基准频率6MHz进行分频，产生分频后的输出时钟信号。再经过2分频器，成为方波信号，以驱动扬声器发声。 音名显示电路显示乐曲演奏时对应的音符。 乐谱产生电路用来根据高音、中音和低音的值决定分频计数器的预置数的值 。 程序流程图 实验内容 1. 预习时了解乐理的一些知识 2. 采用模块化设计的方法设计乐曲演奏电路 乐曲演奏电路子模块 控制乐曲演奏启停子模块 不必单独用一个子模块实现，只需在下载用顶层文件中简单地采用一个T‘FF触发器来实现即可。 乐曲演奏电路子模块 程序分为4个部分： 反馈预置计数器 2分频器，产生驱动扬声器的方波信号 音名显示，根据时长计数器的值决定高音、中音和低音的值 乐谱产生电路，根据高音、中音和低音的值决定分频计数器的预置数origin的值 设计下载用顶层文件 3. 时序仿真 ——乐曲演奏电路子模块 4. 编程下载 信号定义及下载板资源分配 输入信号 clk_6M：系统时钟信号，6MHz clk_4Hz：系统时钟信号，4Hz startstop：乐曲演奏启/停信号，接按钮开关键1（Pin233）。高有效。 clr：清零信号，接按钮开关键2（Pin234）。高有效。 输出信号 high[3..0]：驱动数码3，显示高音的音名，分别连FPGA的Pin132、128、41、21引脚； mid[3..0]：驱动数码2，显示中音的音名，分别连FPGA的Pin20、19、18、17引脚； low[3..0]：驱动数码1，显示低音的音名，分别连FPGA的Pin16、15、14、13引脚； speaker：方波信号，驱动扬声器，连FPGA的Pin174引脚。 开发系统跳线设置与操作说明 本实验采用模式3； 应将FPGA适配板上的J6跳线接到Clock0处；同时实验箱右下角的“时钟频率选择”区域Clock0跳线应接6MHz，Clock2跳线应接4Hz。 实验开发系统通电后，下载编程目标文件 在线校验 实验报告 根据仿真波形和下载结果分析说明乐曲演奏电路的工作过程，要求说明每个输出信号的变化情况。 思考：为什么对于乐曲中的休止符，只要将分频系数设为0，即初始值为214 －1＝16383，此时扬声器就不会发声？ 在本电路的基础上，将“梁祝”乐曲完整地演奏出来。或尝试编写另一个程序，使其能演奏另一段好听的乐曲。 采用ModelSim软件，对乐曲演奏电路子模块进行功能仿真。 附：梁祝乐曲片断 * * 《计算机EDA设计》实验教程 实验八 乐曲演奏电路 北航计算机学院 艾明晶 实验目的 实验要求 实验原理 实验内容 实验报告 1975.5 高音7 987.8 中音7 493.9 低音7 1760 高音6 880 中音6 440 低音6 1568 高音5 784 中音5 392 低音5 1396.9 高音4 698.5 中音4 349.2 低音4 1318.5 高音3 659.3 中音3 329.6 低音3 1174.7 高音2