SCH2-逻辑门电路.pptVIP

2.5其他类型的TTL门电路 2.5.1集电极开路的TTL与非门(OC门) R1 A B R2 +5V T1 T2 R3 T5 F RC +UC 当OC门输入全为高时，T2和T5导通饱和，输出F为低电平0.3V 0.3V OC门输入有一个为低时，T2、T5截止，输出F为高电平UC UC OC门同样可实现与非功能 OC门的逻辑电路图符号 A B F OC门可实现“线与”逻辑 A B F1 C D F2 F “线与” 逻辑功能 RC ＋UC 可实现“与或非”逻辑运算 左图所示即利用OC门使 输出转换为12V 的电路 上述分析可知，OC门具有“线与”功能，并且在线与的过程中实现了输出对输入的与或非逻辑运算。OC门还可用于数字系统接口部分的电平转换。 A B F RC ＋12V OC门还可以用来驱动指示灯、 继电器等，如左图所示电路。 A B F ＋UC 2.5.2三态门(TSL门) 三态门与普通TTL与非门相比，只是多出了一个电阻和两个二极管。 三态门控制端EN=1时，二极管D2截止，相当于控制端放弃控制权，此时三态门相当于一个普通与非门，输出由输入端A、B决定。 三态门电路分析 三态门控制端EN=0(有效态)时，控制端行使控制权，此时 T1饱和，其基极电位约为1V，使T2、T5截止，同时D2导通使T3、T4也截止。这时从外往输入端看进去，电路呈现高阻态。 由于电路在EN=1时输出有高、低电平两种状态；在EN=0时输出为高阻态，共呈三种状态，因此称为三态门。 D2 R5 T3 T4 R4 R1 A B R2 +UCC T1 T2 R3 T5 F EN R D1 三态门真值表 B A F 0 1 1 1 0 1 0 1 1 1 1 0 EN 1 1 1 0 × 高阻态 0 × 三态门逻辑图符号 A B E/D F EN 利用三态门可以实现总线结构 图示为三态门总线结构图。用 一根总线轮流传送几个不同的数 据或控制信号时，让连接在总线 上的所有三态门控制端轮流处于 高电平，任何时间只能有一个三 态门处工作状态，其余三态门均 为高阻状态。这样，总线将轮流 接受来自各个三态门的输出信号。 这种利用总线来传送数据或信号 的方法广泛应用于计算机技术中。 总线（BUS） D1 EN …… EN EN D2 Dn E/Dn E/D1 E/D2 L1 L2 Ln 两种常用的TTL与非门集成电路芯片管脚排列图 (a) 74LS00与非门芯片管脚排列图 电源 1 2 3 4 5 6 7 14 13 12 11 10 9 8 地 1 2 3 4 5 6 7 1 4 13 12 11 10 9 8 电源 地 (b) 74LS20与非门芯片管脚排列图 型号中74是指标准型系列TTL芯片；L指低功耗；S表示肖 特基。其中74LS00中包含四个2输入的与非门；74LS20包括 两个4输入的与非门。芯片中的电源线和“地”线均为公用。 2.6CMOS集成逻辑门电路 2.6.1CMOS反相器 UDD ui u0 T1 T2 PMOS NMOS 工作原理 如果要使电路中的绝缘栅型场效应管 形成导电沟道，T1的栅源电压必须大于 开启电压的值，T2的栅源电压必须低于 开启电压的值，所以，电源电压UDD必 须大于两管开启电压的绝对值之和。 ①ui＝0V时，T1截止，T2导通。输出 电压u0＝UDD，高电平； ②ui＝UDD时，T1导通，T2截止。输出 电压u0＝0V，低电平。 载管为P沟道增强型MOS管，两管的漏极接在一起作为电路 的输出端，两管的栅极接在一起作为电路的输入端，T1、T2 源极与其衬底相连，一个接地，一个接电源。 T1工作管为N沟道增强型MOS管，T2负 实现了见0出1、见1出0的非门功能！ 2.6.2其它类型的CMOS门电路 （1）uA＝0V时，VN截止，VP导通。输出电压uF＝VDD＝10V。 （2）uA＝10V时，VN导通，VP截止。输出电压uF＝0V。 CMOS非门 CMOS与非门 ①A、B当中有一个或全为低电平0时，VN1、VN2中有一个或全部截止，VP1、VP2中有一个或全部导通，输出F为高电平1。 ②只有当输入A、B全为高电平1时，VN1和VN2才会都导通，VP1和VP2才会都截止，输