课程设计__交通信号灯方针和综合.docVIP

课程设计报告 课程设计名称： 集成电路设计流程认知实验 设计课题名称： 交通信号灯方针和综合 班级： 指导老师： 姓名： 学号： 成绩： 设计时间： 设计地点： 集成电路设计流程课程设计报告 设计目的： 掌握利用EDA工具软件完成大规模集成电路设计的整个流程。即由集成电路的前端设计（Verilog 程序设计、功能仿真以及逻辑综合）到版图设计及验证的全过程。为以后从事微电子相关行业的工作打下坚实的基础。I、ALU设计与实现 实验要求实现CPU的核心部件之一ALU的功能逻辑，真值表如下： 实验中分别应用层次化和无层次化对ALU进行设计，设计步骤分别如下： （一）无层次化设计 1 无层次化设计的结构图 2 根据ALU的逻辑功能，编写RTL代码和testbech ALU.v RTL代码中，使用case语句，来实现ALU在不同控制输入下的输出功能。 ALU_tb.v 在testbech中，使用for循环语句实现所有情况下的组合输入。 3 前仿真 编写runme.f文件：rtl代码存放在当前路径下的codes文件夹，在当前路径下进行仿真。 运行server% vcs –f runme.f –PP –R +vcsd +define+vcd server% vcs -f runme.f –RPP，显示波形如下： 4 综合 ⑴ 文件准备 编写启动文件，设置相应设计工艺库的路径，指明相应的目标库，链接库，符号库： 建立.synopsys_vss.setup文件： WORK目录自动建立，用于存放综合过程中产生的临时文件。 ⑵ 编辑scripts文件 setup_alu.tcl：设置工作目录，以及各种文件存放的目录，其中需建立rtl,netlist,script,mapped,unmapped,report目录。 translate_alu.tcl : 根据setup_alu.tcl中的设置进行分析和列表，然后设置转译的步骤。 constraints_alu.tcl约束文件： 在约束文件中，规定了工作环境，使用的DC中的线载模型，输入输出端的电容值。 compile_alu.tcl：读设计文件和未映射的数据，同时产生综合报告。 ⑶ 运行 分别运行以下两条指令进行转译和映射： dc_shell-t –f script/translate_alu.dcsh_tcl | tee logs/translate.log dc_shell-t –f script/compile_alu.dcsh_tcl | tee logs/compile.log 运行的各种结果和报错存放在自己建立的logs文件夹下。 ⑷ 查看关于综合的各种报表： ⑸ 键入design_analyzer，查看da库 与启动文件中的设置是一致的。 Designs view Symbol view Schematic view 5 后仿真 ⑴ 后仿真主要是对综合后的网表文件进行仿真，并且需要加入综合时的库文件和生成的sdf文件。 先要对testbech作如下修改： ⑵ 编写runme2.f文件，其中包含测试文件、综合后产生的门级网表文件、综合中使用的库文件： ⑶ 启动编译仿真 执行：vcs -f runme2.f -PP -R +vcsd +define+vcd vcs -f runme.f –RPP ⑷查看后仿真波形 后仿真中加入了库文件，因此仿真结果中出现了抖动和延迟，主要是由时序问题引起的。 （二）层次化设计 层次化设计与无层次化设计的显著区别在于，将设计进行模块化，由顶层文件top.v对其进行端口映射和模块综合，之下一层为Decoder和Four_BIT_ALU,再将Four_BIT_ALU分层为Fout_BIT和Single_BIT，构成整个系统。 1结构图 2 层次化设计代码 按照实验指导书的要求分别编写实验代码，包括top.v、Decoder.v、Fout_BIT.v、Fout_BIT_ALU.v、Single_BIT.v，以及测试代码ALU_tb.v。 Decoder Four_Bit Fout_BIT_ALU Single_BIT TOP ALU_tb 3 前仿真 文件准备，runme1.f文件：其中包含5个设计实体文件和一个测试代码文件 Start Up 执行：server% vcs -f runme.f -PP -R +vcsd +define+vcd 仿真波形：与无层次仿真结果相同 Logic窗口 Register窗口 Source窗口 4 综合 [1]同样需要建立相