单片机课程设计--基于52单片机的数字钟和电子温度计液晶显示.docVIP

《电 子 技 术 课 程》 毕 业 设 计 报 告 第一章 课程设计的目的与要求（含设计指标） 4 1.1数字钟设计的目的 4 1.2数字钟设计的要求 4 第二章 方案论证选择 4 2.1方案一 4 2.1.1单元电路设计 4 2.1.2 总体电路 8 2.1.3 实时时钟电路的方案对比选择 8 2.2方案二 7 第三章 原理设计 9 3.1 基本原理 9 3.2 电路仿真 9 3.3 系统组成框图 10 3.4 单元电路设计 10 3.5总体电路图 45 3.6原件列表 18 第四章 方案实现与测试。 18 4.1主程序 18 4.2 proteus仿真 19 4.3利用焊好的板子进行调试 19 4.4调试过程中出现的问题 19 第五章 课程设计小结 19 基于DS1302的数字钟设计报告 摘要 根据AT89S52的特点和数字钟的特点，本文提出一种用单片控制DS1302利用LCD1602显示的数字钟的设计方法，同时给出软硬件电路的设计方法。设计报告硬件电路设计和软件编程两个方面。本系统通过AT89S52做为CPU进行总控制，利用AT89C52对DS1302进行控制，DS1302可以对年、月、日、周、日、时、分、秒进行计时年、月、日、周、日、时、分、秒、、、年、月、日、周、日、时、分、秒 第二章 方案论证选择 2.1方案一： 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。在数字钟的发展上看，主要向小型化、多功能化发展。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。传统的设计方法有两种，一是利用组合逻辑电路和时序电路等中小规模集成电路来设计；一是利用单片机编程技术来设计。 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。总体方案设计如图（1）所示。 图（1） 2.1.1单元电路设计： 各功能块电路图，各部分定性说明以及计算分析。 晶体振荡器电路：给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。石英晶体振荡器如图（2）所示，采用反向器等元件构成。利用一个与非门的自我反馈使它工作在线性状态，然后利用石英晶体JU来控制震荡频率，电阻为反馈元件，电容C防止寄生振荡。 图(2) 分频器电路：由于石英晶体产生较高的32768HZ的频率，而电子钟需要秒脉冲，可采用分频电路实现，具体电路图如（3）所示。先经过3次十六分频，在经过一次八分频最后得到脉冲信号。 图（3） 时间计数单元：因为电子钟有秒、分、时组成，分别60、60和24进制。采用一片4520接成60进制，4520的第一组4位二进制接成秒的个位，另一组接成秒的十位，“分”也为60 进制,“时”为24 进制。这两种进制的次序和二进制完全相同, 只是模数不是2 的整幂。采用反馈置零法清零, 先按二进制计数器串联起来构成计数器, 当计数状态达到所需的脉冲模值后, 经过电路译码、反馈、产生复位脉冲将计数器清零, 然后重新开始进行下一个循环。 （1）60 进制计数器。电路如图（4）所示。4520的第一组4 位二进制构成10 进制, 第二组4 位二进制构成6 进制, 因为二组都为16 进制, 而4520具有异步清零的功能。在第一组的4 位二进制加法计数器中, 当第十个脉冲来到时, 此时它的四级触发器状态“1010”, 这时QDQB 均为高电平。因为4520 的清零端为高电平清零, 所以QDQB 经过2 输入的与非门连接后输出给后一级反向器接到清零CR 端, 使第一组为10 进制, 第二组为6 进制, 当第一组清零的同时给第二组的加法计数器的CP 端进行计数, 而第一组的第6 个脉冲进位到来时, 此时第二组的触发器状态为“0110”, 这时QBQC 均为高电平“1”, 将它们经过二组输入与非门后, 再经过一级反向器 , 送到计数器的清零端, 在清零的同时, 给上一级进位, 从而利用了4520 的异步清零的功能接成了60 进制计数器。 图（4） (2) 24 进制计数器。24 进制计数器由4520 和4510 组成。当“时”个位计数器4510 复零, 进位输出端向“时”十位计数输出进位信号, 当第24个脉冲来自“分”时计数器时位脉冲信号, 到达时“时”个位计数器状态为“0100”, “时”十位计数器状态“0010”即时的个位, 计数器的输出QC和“时”十位计数的输出端QB 均为高电平“1”。经过与非门、再经过一级反向器, 送到4510 和4520