- 1、本文档共49页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
1 绪论
需要该设计的实物请联系:QQ:702176842
时间在我们的生活中有着不可取代的作用,它可以为我们清晰地记录下制作从开始到结束所需要的时间。时间对人们来说总是宝贵的,工作的忙碌性和繁杂性容易使人忘记当前时间,忘记了要做的事情。当事情不重要的时候,这种遗忘无伤大雅,但是,一旦事情重要,一时的耽误可能酿成大祸。例如,许多火灾都是由于人们遗忘而发生的,而时间的重要性在医院、冶金、化工、食品、机械、石油等工业中,更是举足重轻,而现在钟表的数字化给人们的生活带来了极大地方便。成为人们必不可少的必需品广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所给人们的生活、学习、工作、娱乐带来极大的方便。如今我们只需一下钟就能说出时间我们把这看成是很自然的事但在长达几千年的时间里根本就没有任何测定时间的精确方法人们通过太阳在天空中的位置或者通过像沙漏这样的装置来判断时间在沙漏中是通过沙子从一个双头玻璃容器中漏落下来来指示时间的。改变上述情况的人是一位叫做一行的中国杰出天文学家他生活于公元8世纪。他与另外一位中国发明家梁令瓒一起设计了擒纵器装置即所有机械钟中心部位的那套齿轮嵌齿结构。机械钟在中世纪时来到欧洲。到14世纪时,欧洲建造了既大又不灵巧的机械钟它们用钟锤驱动其精确度每天大约误差在1小时以内。这样的钟在人们眼中通常没什么信任度。它们连着一个报时的铃但既然它们这样不精确,在机械装置中也就谈不上显示分与秒了15世纪时开发出了由弹簧驱动的钟,接着在17世纪时制造出了带有钟摆的更精确的钟。中世纪时,钟表制造者造出了可展示太阳运动和月亮、行星的相位,以及能显示时间的钟。拟人机构不时地打铃,以声音报出每小时和每刻钟。[1]。
本设计的基本要求是:具有年、月、日、星期、时、分、秒等功能,同时具备年、月、日、星期、时、分、秒校准功能。
具体的用单片机实现具有计时、校时等功能的数字时钟,是以单片机为核心元件采用动态显示的现代计时[]。
1.3 本文章节安排
第一章绪论,介绍了本课题的背景及要实现的目标;
第二章方案论证,具体包括常见的时钟方案以及本设计选用的方案;
第三章硬件部分,DS12C887的高精确时钟的硬件设计,硬件模块包括AT89S52控制模块,DS12C887时钟模块,1602显示模块,键盘及外围电路,外围电路即晶振和复位电路[3];
第四章软件部分,本系统软件采用模块化结构,由主程序﹑DS12C887子程序、LCD1602子程序、键盘子程序构成;
第五章系统调试部分,包括软件介绍和调试中存在的问题和解决办法以及显示结果。
2 方案论证
时钟电路有各种各样的,在不同的要求和条件下有着各自的优势,本设计的题目是高精度时钟的设计,根据设计要求时钟显示正常的年、月、日、星期、时、分、秒。要想实现上述功能,所以设计要从电路设计的性价比、显示时间的精确以及稳定性为前提。本设计是要将硬件系统和软件系统有机的结合在一起,方可实现我们设计任务中的各项要求。
2.1 常见的时钟设计
2.1.1 基于FPGA时钟电路设计
FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL、GAL、EPLD(ASIC)FPGA采用了逻辑单元阵列LCA(Logic Cell Array)CLB(Configurable Logic Block)IOB(Input Output Block)(Interconnect)FPGA设计ASIC电路,用户不需要投片生产,就能得到合用的芯片。
(2)FPGA可做其它全定制或半定制ASIC电路的中试样片。
(3)FPGA内部有丰富的触发器和I/O引脚。
(4)FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。并且FPGA采用高速CMOS工艺、功耗低,可以与CMOS、TTLFPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。
随着FPGA集成度的不断提升,单片FPGA已经可以完成百万门级的集成电路设计。因此,很多ASIC设计可以利用FPGA完成流片前的功能验证。甚至直接使用FPGA进行商业生产。但是,FPGA的特殊结构决定了基于FPGA的设计不能直接照搬在ASIC设计当中的某些经验,时钟设计便是其中较突出的一条。
由于FPGA的生产工艺,在出厂之前,FPGA内部元件之间的连线已经完全固定。同时,FPGA具有连线延时相对门延时较大的特点,造成FPGA并不能通过动态搭建时钟缓冲器树的方法解决时钟偏差问题。实际上,时钟结构已经被预先固化在芯片当中。经过综合工具的自动指定时钟结构
图2.1 时钟结构FPGA通过其特定的时钟网络,使得时钟信号从BUFGMUX到每个CLB的时钟端没有时钟偏差。但是,此结构的间接后果是为每个CLB的时钟端添加
您可能关注的文档
- [毕业论文]单片机串行通信发射机.doc
- 2毕业设计(论文)说明书.doc
- 51单片机基于出租车计价系统的毕业论文.doc
- C语言单片机交通灯毕业设计.doc
- msp430温度传感器毕业论文.doc
- 本科毕业论文排版格式(通用版).doc
- 本科毕业设计论文(参考模板).doc
- 本科生毕业论文格式范例(文科).doc
- 毕业论文基于STC12C5410AD单片机的倾角测试系统设计.doc
- 毕业论文酒精浓度检测仪的设计.doc
- 2023年5月7日内蒙古事业单位联考职业能力倾向测验D类真题(2024年整理).pdf
- 2021年吉林省通化市柳河县事业单位综合岗考试模拟题.pdf
- 2024年福建高考历史模拟试卷及答案.pdf
- 2020年辽宁公务员申论考试真题及答案-B卷.pdf
- 社交电商平台的商业计划书.pptx
- 2019年3月中国进出口银行综合岗招聘笔试真题及答案.pdf
- 2022下半年浙江教师资格证中学教育知识与能力真题及答案.pdf
- 2022下半年山东教师资格证中学教育知识与能力真题及答案.pdf
- 2022-2023年上海市杨浦区六年级上册期末语文试题及答案.pdf
- 2023-2024年上海市杨浦区六年级上册期中语文试题及答案.pdf
文档评论(0)