- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《EDA课程设计》
课程设计
目 录
1.……………………………………………………………………2
2.关键词…………………………………………………………………2
3.正文……………………………………………………………………3
3.1 任务要求…………………………………………………………3
3.2 设计原理分析………………………………………………3
3.3 相应模块的VHDL语言…………………………………………4
3.4 硬件原理图………………………………………………………8
3.5实验测量数据整理………………………………………………8
3.6仿真分析结果……………………………………………………9
3.7仿真结果分析、总结与解释及改进方案………………………11
3.8设计内容优点………………………………………………12
3.9本实验改进方案………………………………………………12
4、经验体会……………………………………………………………13
5、参考文献……………………………………………………………14
乐曲硬件演奏电路设计
摘要:在电子设计技术领域可编程逻辑器件的广泛应用,为数字系统的设计带来极大的灵活性本系统是采用EDA技术设计的一个,该系统基于计算机中时钟分频器的原理,采用自顶向下的设计方法来实现,它。、个部分组成。系统实现是用硬件描述语言VHDL按模块化方式进行设计,然后进行编程、时序仿真、整合。本系统功能比较齐全,有一定的使用价值。关键词:EDA;VHDL;音调发生;组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需要的两个基本要素,运用这两个基本要素所对应的数值,通过纯硬件的手段实现乐曲的演奏效果三个模块组成。???? 模块一:为一个数控分频器SPEAKER,其中CLK端输一具有较高频率(12MHZ)的信号,通过SPEAKER分频后由SPKOUT输出。由于直接从数控分频中出来的输出信号是脉宽极窄的脉冲式信号,为了有利于驱动喇叭,需另加一个D触发器以均衡其占空比,但这时的频率将是原来的1/2。SPEAKER对CLK输入信号的分频比由11位预置数TONE[10..0]决定。SPKOUT的输出频率将决定每一音符的音调,这样分频计数器的预置值TONE[10..0]与SPKOUT的输出频率就有了对应的关系。???? 模块二:TONETABA是确定乐曲的速度以及每个音符的节拍数。TONETABA的功能首先是为SPEAKER提供决定所发音符的分频预置数,而此数在SPEAKER输入口停留的时间为此音符的节拍值。模块TONETABA是乐曲简谱码对应的分频预置数查表电路,共13个,每一音符的停留时间由音乐节拍和音调发生器模块NOTETABS的CLK的输入频率决定,在此为4HZ。这13个值的输出由对应于TONETABA的4位输入值Index[3..0]确定,而Index[3..0]最多有16种可选值。输向TONETABA中的值ToneIndex[3..0]的输出与持续的时间由模块NOTETABS决定。???? 模块三:notetabs为音调发生器,在NOTETABS中设置了一个8位二进制计数器(计数最大值为1),这个计数器的计数频率选为4HZ,每一计数值的停留时间为0.25S,恰为当全音符设为0.75S时,四四拍的4分音符的持续时间LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY Speaker IS
PORT ( clk : IN STD_LOGIC;
Tone : IN STD_LOGIC_VECTOR (10 DOWNTO 0);
SpkS : OUT STD_LOGIC );
END;
ARCHITECTURE one OF Speaker IS
SIGNAL PreCLK,FullSpks : STD_LOGIC;
BEGIN
DivideCLK : PROCESS(clk)
VARIABLE Count4 : STD_LOGIC_VECTOR (3 DOWNTO 0);
BEGIN
PreCLK = 0;
IF Count411 THEN PreCLK= 1; Count4 :=0000;
ELSIF clk EVENT AND clk =1 THEN Count4 :=Count4+1;
END IF;
END PROCESS;
GenSpkS : PROCESS(PreCLK,Tone)
VARIABLE Count1
文档评论(0)