CMOS工艺要点.ppt

* 其他工艺步骤 测试以及检测步骤. 光刻、腐蚀之后的条宽测试控制。 膜层生长之后的膜厚测量控制。 掺杂、推结等之后的电阻测试监控。 在有源区、多晶、孔、AL等关键步骤之后的颗粒和缺陷监控。 产品最终的参数测试。参数测试的图形与管芯是同时完成的。 * 图片（一） 场氧鸟嘴 N阱、P阱台阶 有源区 back * 有源区照片（二） 返回 * Poly only Double Poly Polycide 图片（三） 返回 * 不同源漏结构的截面图（图片四） P-衬底 N+ N+ POLY栅 N- N- N- N+ N+ POLY栅 N- P-衬底 N+ N+ POLY栅 P-衬底 图一：传统的漏结构 图二：双扩散漏结构 图三：轻掺杂漏结构 返回 * 图片（五） 孔 介质回流后形貌 返回 * 图片（六） Via Ar fillet Barrier Al 返回 * 常见钝化层异常（七） 返回 2001-10-01 * * CMOS工艺集成要点 生产制造部各区域的划分 工艺区域的划分： 光刻部：负责光刻工艺，即通过涂胶、曝光、显影等步骤在硅片上形成各层光刻图形 腐蚀部：负责腐蚀工艺，通过干法腐蚀、湿法腐蚀、去胶清洗等工艺实现各种图形和走线 扩散部：负责热氧化、掺杂、LPCVD工艺 薄膜部：负责注入、溅射、APCVD及PECVD工艺 * MOS 硅栅工艺简介 衬底材料的准备 阱的形成 有源区的形成 隔离技术 栅的完成 源漏的制备 孔和金属工艺 平坦化工艺 钝化工艺 在线各类工艺监控： 条宽测量、 电阻测量、 膜厚测量、 缺陷及颗粒检测 * * 衬底材料的准备 硅片的大小根据其直径来确定：5 英寸(厚度为625±15um)、6英寸(厚度为675±20um) 硅片的掺杂类型和电阻率：N型（电阻率一般用4-7Ω.cm）、P 型（电阻率一般用15-25 Ω.cm） * 衬底材料的准备（续） 硅片的晶向：MOS器件只选100，该晶向Si-SiO2界面电荷少，载流子具有高迁移率 - 高可靠性器件往往要求用外延片，其他的一般用抛光片 阱的形成 阱（Well or called Tub）的形成. 阱的作用是在一种掺杂类型的衬底上（N或P）可以制作两种器件(CMOS)。 根据原始衬底和阱的类型，CMOS工艺可以分为：P-well工艺、N-well工艺和Twin-well工艺。 评价阱的关键参数有：阱的结深（Xj）和阱电阻（Rs）. * 阱的形成(续） 阱一般是通过离子注入和推阱过程形成的，通常推阱的时间较长且温度很高（1000℃）。 双阱的形成一般有两种方式，一种SiN自对准工艺，另外一种是通过N阱，P阱两次光刻形成，CMOS工艺中双阱工艺可以有效地减小闩锁效应。 * 有源区的形成 PAD oxide(buffer oxide):由于SiN和Si之间的应力很大，为了避免SiN对Si表面的应力损伤，生长一层SiO2作为Si和SiN之间的应力缓冲层，但是 oxide厚度会影响SiN做为氧化掩蔽层的能力，0.6um工艺采用200A oxide/1175A SiN结构。 LPSiN：O2和H2O很难通过SiN扩散到Si表面生成SiO2，另外，在相同的条件下，SiN的氧化速率约是Si的三十分之一，只在SiN表面生长几十埃的SiO2， 有源区光刻---刻蚀（SEM PROFILE） * 隔离技术 隔离技术 ( Isolation). 在MOS集成电路中，所有的器件都制作在同一个硅衬底上，它们之间的隔离非常重要，如果器件之间的隔离不完全，晶体管之间的泄露电流会引起直流功耗增加和晶体管之间的相互干扰，甚至有可能导致器件逻辑功能的改变。常见的有 LOCOS、PBLOCOS（poly-buffered- locos）隔离技术. * * 隔离技术(续） CMOS工艺最常用的隔离技术就是LOCOS（硅的选择氧化）工艺，它以氮化硅为掩膜实现了硅的选择氧化，在这种工艺中，除了形成有源晶体管的区域以外，在其它所有重掺杂硅区上均生长一层厚的氧化层，称为隔离或场氧化层。 常规的LOCOS工艺由于有源区方向的场氧侵蚀（SiN边缘形成类似鸟嘴的结构，称为“鸟 嘴” bird beak)和场注入的横向扩散，使LOCOS工艺受到很大的限制。 * 隔离技术(续） PBLOCOS 结构可以有效地减少鸟嘴的宽度。 在LOCOS隔离工艺中，以连接晶体管的金属或多晶硅连线做为栅，以栅两测的N+扩散区做为源漏将形成一个寄生的场管，为了避免该寄生MOSFET开启引起的泄露电流等问题， 很多时候工艺中会通过场