2013考研组成原理基础班讲义.ppt

8.3.1中断的概念、功能 中断隐指令 CPU响应中断之后，执行某些固定的操作，这些操作是由硬件直接实现的，我们把它称为中断隐指令。 主要完成以下操作：保存断点即原来程序的断点自动保存到堆栈、关中断、转入中断服务程序。 8.3.1中断的概念、功能 中断服务程序流程 ①保护现场：将发生中断时CPU的主要状态，包括一些通用寄存器的状态入栈保存。 ②开中断：为响应其他更高级别的中断请求应在保护完中断现场之后开中断，另外在中断服务程序执行完毕，即将返回被中断的程序之前， 为能再次响应中断请求应开中断。 ③中断处理：执行为某个中断源服务的中断服务程序。 ④结尾部分：关中断，以防止在恢复现场过程中被新的中断打断；恢复现场；开放中断；中断返回。 8.3.2程序中断方式的基本接口 ①表示由程序启动外设，将该外设接口的“忙”标志BS置“1”，“准备就绪”标志RD清“0”； ②表示接口向外设发出启动信号； ③表示数据由外设传送到接口的缓冲寄存器； ④表示当设备动作结束或缓冲寄存器数据填满时，设备向接口送出一控制信号，将数据“准备就绪”标志RD置“1”； ⑤表示允许中断标志EI为“1”时，接口向CPU发出中断请求信号； ⑥表示在一条指令执行末尾CPU检查中断请求线，将中断请求线的请求信号接收到“中断请求”标志IR； ⑦表示如果“中断屏蔽”标志IM为“0”时，CPU在一条指令执行结束后受理外设的中断请求，向外设发出响应中断信号并关闭中断； ⑧表示转向该设备的中断服务程序入口； ⑨表示在中断服务程序通过输入指令把接口中数据缓冲寄存器的数据读至CPU中的寄存器； （10）表示CPU发出控制信号C将接口中的BS和RD标志复位。 * 8.3.3 单级中断 所有中断源属于同一级，离CPU越近，优先级越高。 8.3.4多级中断 概念 每级有一个中断优先权 说明： 多级中断可以嵌套，但同一级的中断不允许嵌套 中断响应时，确定哪一级中断和中断源采用硬件实现。采用了独立请求方式和链式查询方式相结合的方式。 使用多级堆栈保存现场（包括IM） 8.3.4多级中断 8.3.4多级中断 例如：某计算机的中断系统有4个中断源，其中中断响应的优先级次序是第1级中断源的优先级别最高，4级中断源的优先级别最低。系统为每一个中断源赋予一个屏蔽字，屏蔽字的每一位对应一个中断源，“0”表示开放某级中断，“1”表示屏蔽某级中断源。如图所示的屏蔽字，对1级中断源而言其屏蔽字的每一位都为1，表示它禁止本级和其他各级的中断请求，因此第1级中断源的优先级别最高，同理第4级中断源仅禁止本级的中断请求，而对其他高级的中断请求全部开放，因此它的优先级别最低。此时中断的处理次序和中断的响应次序是一致的。 8.3.4多级中断 在不改变中断响应次序的条件下，通过改写屏蔽码可以改变中断处理次序。 在同样中断请求的情况下，CPU中断处理次序改为1→4→3→2。CPU的运动轨迹变化如图所示： 8.4 DMA方式 8.4.1 DMA方式的一般概念? ? 8.4.2 DMA传送方式 8.4.3 DMA传送一个数据的过程 8.4.1 DMA方式的一般概念 直接存储器访问（Direct Memory Address）DMA方式是为了在主存储器与I／O设备间高速交换批量数据而设置的。 基本思想是：通过硬件控制实现主存与I／O设备间的直接数据传送，在传送过程中无需CPU的干预。数据传送是在DMA控制器控制下进行的， 优点：速度快。有利于发挥CPU的效率。 8.4.1 DMA方式的一般概念 DMA方式的特点 它使主存与CPU的固定联系脱钩，主存既可被CPU访问，又可被外设访问。 在数据块传送时，主存地址的确定，传送数据的计数等等都用硬件电路直接实现。 主存中要开辟专用缓冲区，及时供给和接收外设的数据。 DMA传送速度快，CPU和外设并行工作，提高了系统的效率。 DMA在开始前和结束后要通过程序和中断方式进行预处理和后处理。 8.4.1 DMA方式的一般概念 DMA和中断的区别 中断方式是程序切换，需要保护和恢复现场；而DMA方式除了开始和结尾时，不占用CPU的任何资源。 对中断请求的响应只能发生在每条指令执行完毕时；而对DMA请求的响应可以发生在每个机器周期结束时。 中断传送过程需要CPU的干预；而DMA传送过程不需要CPU的干预，故数据传送速率非常高，适合于高速外设的成组数据传送。 DMA请求的优先级高于中断请求。 中断方式具有对异常事件的处理能力；而DMA方式仅局限于完成传送信息块的I/O操作。 8.4.1 DMA方式的一般概念 过程描述： 由DMA控制器给出当前正在传送的数据的主存地址，并统计传送数据的个数以确定一组数据的传送是否已结束。在