基于FPGA的ADC采集系统的设计.doc

摘 要 基于FPGA在高速数据采集方面有单片机和DSP无法比拟的优势，FPGA具有时钟频率高，内部延时小，全部控制逻辑由硬件完成，速度快，效率高，组成形式灵活等特点。因此，本文研究并开发了一个基于FPGA的数据采集系统。本文中所提出的数据采集系统设计方案，就是利用FPGA作为整个数据采集系统的核心来对系统时序和各逻辑模块进行控制。依靠FPGA强大的功能基础，以FPGA作为桥梁合理的连接了ADC、显示器件以及其他外围电路，最终实现了课题的要求，达到了数据采集的目的Abstract FPGA is better than microcontroller and DSP in high speed data acquisition, FPGA has higher internal clock frequency, smaller delay than DSP,and all the control logic of FPGA is completed by hardware, FPGA has fast speed, high efficiency, and so on. Therefore, this paper introduces and develops a data acquisition system which is based on FPGA.The I/O pin of FPGA can be defined yourself without fixed limit,it’s very flexible. This design of data acquisition system use FPGA as the data acquisition system core to control the timing and the logic control module. Relying on the powerful function of FPGA, FPGA can connect ADC, display devices and other peripheral circuits, finally we can achieve the requirements of the subject, and the purpose of the data collection。 Key words FPGA A/D 目 录 第1章 绪论 1 1.1 课题背景及国内外研究概况 1 1.2 现场可编程门阵列FPGA 2 1.3 课题的建立以及本文完成的主要工作 3 第2章 Altium Designer及Quartus II简介 4 2.1 Altium Designer简介 4 2.2 quartus II简介 5 2.3 小结 6 第3章 系统硬件概况 7 3.1 系统概况 7 3.2 功能模块 8 3.2.1 FPGA模块 8 3.2.2 液晶显示器模块 10 3.2.3 电源模块 13 3.2.4 AD模数转换器模块 13 3.2.5 存储模块SRAM 16 3.2.6 晶振 18 3.2.7 REF参考电源 19 3.2.8 EPCS 19 3.2.9 JTAG 19 3.3 小结 21 第4章 程序仿真 22 4.1 Verilog HDL程序 22 4.2 采集波形 23 4.3 小结 24 第5章 课题特点 26 5.1 FPGA应用 26 5.2 FIFO缓存设计 26 第6章 结论 27 附 录 30 基于FPGA的ADC采集系统的设计 第1章 绪论 1.1 课题背景及国内外研究概况 传统的数据采集系统，通常采用单片机或DSP作为主要控制模块，控制ADC，存储器和其他外围电路的工作。随着数据采集对速度性能的要求越来越高，传统采集系统的弊端就越来越明显。单片机的时钟频率较低且需用软件实现数据采集，这使得采集速度和效率降低，此外软件运行时间在整个采样时间中也占很大比例，而FPGA有单片机无法比拟的优势。FPGA时钟频率高内部时延小，全部控制逻辑由硬件完成，速度快，效率高[1]。数字信号处理是以数字形式对信号进行采集，变换，滤波估值，增强，压缩，识别等处理，从而得到符合需要的信号形式。而信号的处理目前有两种方式：使用信号处理器DSP通过软件编程实现；应用FPGA实现。利用软件编程虽然有很大的灵活性，但DSP所有指令的执行时间均为单周期，而且受到串行指令流的限制每个时钟周期所有的操作数有限难以实现高速大规模运算。现在大容量，高速度的FPGA采用硬件描述语言VHDL实现整个系统，允许设计人员利用并行处理技术实现高速信号处理算法并只需单个处理器就能通过模块化设