基于DSP的多信号调制器的设计.doc

目 录 1前言 1 2总体方案设计 2 2.1方案比较 2 2.2方案论证 3 2.3方案选择 4 3单元模块设计 6 3.1各单元模块功能介绍及电路设计 6 3.2电路参数的计算及元器件的选择 15 3.3特殊器件的介绍 15 3.4各单元模块的联接 17 4软件设计 18 4.1软件设计原理及设计所用工具 18 4.2 DSP程序设计及功能说明 20 4.3 FPGA程序设计及功能说明 23 5系统调试 28 6系统功能、指标参数 30 6.1系统能实现的功能 30 6.2系统指标参数测试 30 6.3系统功能及指标参数分析 33 7结论 35 8总结与体会 36 9谢辞（致谢） 37 10参考文献 38 附录一 调制系统电路图 39 附录二 DSP程序代码 44 附录三 外文翻译 47 1前言 随着世界经济的发展，科技的进步，信息化已经成为社会发展的必要趋势，无线通信在人们的生活生产中发挥着越来越重要的作用。近几十年无线通信更是得到飞速发展，主流通信方式也从模拟无线通信转化到了数字无线通信，使得通信质量在很大程度上得到了提高。而随着微电子技术和数字信号处理技术的飞速发展，使得数字信号处理器在无线通信中的广泛运用成为可能和必要，这就诞生了软件无线电这一新的无线通信技术，它以一个通用、标准、模块化的硬件平台为依托，通过软件编程来实现无线电台的各种功能，从基于硬件、面向用途的电台设计方法中解放出来 图2.1 方案一系统框图 方案二 如图2.2，该方案采用FPGA驱动高速数模转换芯片实现FSK和QPSK调制。FSK调制时，将事先计算好的两种频率的波形数据保存在FPGA内设计的两个ROM中，在调制器工作时，根据二进制码元值来分别读取两个ROM中的波形数据，然后发送给数模转换芯片，从在而输出端得到含有两种载波频率的FSK调制信号。QPSK调制实现和FSK调制类似，首先在四个ROM中保存上四种不同相位频率相同但的波形数据，工作时根据所取得的不同码元查询不同的ROM，将该波形数据传送给数模转换芯片，最终输出不同相位的QPSK调制信号。 图2.2 方案二系统框图 方案三 方案三采用DSP+FPGA+DA的硬件结构如图2.3所示，DSP首先根据调制的要求和指标计算出FSK调制两种频率的波形数据和QPSK调制四种相位的波形数据，再根据码元取值把计算出的波形数据送到FPGA的RAM中。如果是FSK调制则将取调制数字信号中的一位数并据根据其值“1”和“0”两种状态，将相应的频率波形数据送到FPGA内部RAM中。如果是QPSK调制，则取数字调制信号中的两位二进制码，根据其值“00”、“01”、“10”和“11”四种状态查询四种相位波形数据，并将相应的相位波形数据送到FPGA内部的RAM中。由FPGA控制DA反复输出RAM中的波形数据，从而得到调制信号。FPGA内部设计有两个RAM交替读写数据，当DA反复输出一个RAM中数据时，DSP向另一个RAM中写数据，从而缓解DSP和DA速度的不匹配。 图2.3 方案三系统框图 2.2方案论证 题目要求的调制信号中心频率为20MHz,其中FSK调制波形的带宽为5MHz。即在QPSK调制时输出波形的频率为20MHz，频率不发生变化而只有相位根据码元取值发生变化。在FSK调制时根据基带信号的码元值输出17.5MHz和22.5MHz的波形。当输出信号频率为20MHz时，根据奈奎斯特采样定理，采样率至少要大于40MSPS。然而为了得到更好的波形，则需要将采样率设置得更高，若一个信号周期内采样10次，则采样率应为200MSPS,这就要求数模转换器的采样率以及其控制芯片的速率要足够高。 考虑到实际工程的需求，为了保证输出的调制波形效果较好，需要一个周一内的采样点较多，假设我们输出20MHz波形时每个周期10个采样点，那么采样率为200MSPS。但是在进行FSK调制时，需要输出17.5MHz和22.5MHz两种频率的信号，但是如果通过改变DA芯片的采样率来改变输出频率可能会导致输出波形数据发生错误，比较难以实现。因此只有保持200MSPS的采样率不变，通过改变一个信号周期内的采样点的个数来改变输出信号的频率。但是17.5MHz和22.5MHz的波形在200MSPS的采样率下，每个周期的采样点不为整数，这样会导致每个周期的波形与前一个周期存在一定的相位差，信号频率不准确，波形质量很差，是不允许出现的情况。针对上述这种情况，在输出17.5MHz和22.5MHz的波形时，用几个周期的波形凑成整数个采样点，避免输出波形出现相位差。通过计算在输出17.5MHz信号时，7个信号周期内采样点恰好为80个，而在输出22.5MHz信号时，9个信号周期内采样点个数也恰好为80个。 而对于上述系统要求的分析和论证，只有方案二和方案三能实现